[发明专利]一种电路结构

权利要求书

1.一种电路结构，用以获得临界字线电压，以使SRAM存储单元的内部节点在读操作时保持稳定，所述电路结构包括冗余存储模块、判断模块和统计模块，其中：

所述冗余存储模块用以响应于测试字线电压的驱动，模拟所述SRAM存储单元的读操作；

所述判断模块与所述冗余存储模块的内部节点相连，用以响应于所述读操作，判断所述测试字线电压是否使所述冗余存储模块的内部节点在所述读操作时发生偏转，响应于发生偏转，所述冗余存储模块以调整的测试字线电压模拟所述读操作，直至所述判断模块判断所述内部节点在所述读操作中不发生偏转，以及

所述统计模块用以统计并输出偏转次数，所述偏转次数被用于结合每次的测试字线电压调整量来表征所述临界字线电压；

其中，所述电路结构还包括选择模块，所述选择模块连接在所述判断模块与所述统计模块之间，用以响应于旁通信号，旁路所述判断模块的输出结果，将通过所述选择模块输入的外部信号传送至所述统计模块，所述统计模块根据所述外部信号统计并输出所述偏转次数。

2.如权利要求1所述的电路结构，其特征在于，所述冗余存储模块包括多个冗余存储单元，每个所述冗余存储单元包含的电气元件复制所述SRAM存储单元包含的电气元件，所述冗余存储单元包含的电气元件的连接关系不同于所述SRAM存储单元包含的电气元件的连接关系，所述冗余存储模块的内部节点反馈所述多个冗余存储单元的内部节点的平均状态。

3.如权利要求2所述的电路结构，其特征在于，每个所述冗余存储单元包含连接在第一位线和第二位线之间的第一门管、第一上拉管、第一下拉管、第二门管、第二上拉管和第二下拉管；

所述第一上拉管和所述第一下拉管的漏极与所述第一门管的源极相连，引出所述冗余存储单元的内部节点；

所述第一门管和所述第二门管的栅极与字线相连，以响应预设的所述测试字线电压的驱动；

所述第一门管的漏极与所述第一位线相连，所述第二门管的漏极与所述第二位线相连，所述第一位线和所述第二位线接高电平；

所述第一上拉管的栅极和源极、所述第一下拉管的栅极、所述第二上拉管的源极和漏极、所述第二下拉管的漏极与电源相连；以及

所述第一下拉管的源极、所述第二上拉管的栅极、所述第二下拉管的栅极和源极接地。

4.如权利要求2所述的电路结构，其特征在于，每个所述冗余存储单元包含连接在第一位线和第二位线之间的第一门管、第一上拉管、第一下拉管、第二门管、第二上拉管和第二下拉管；

所述第一上拉管和所述第一下拉管的漏极、所述第二上拉管和所述第二下拉管的栅极与所述第一门管的源极相连，引出所述冗余存储单元的内部节点；

所述第一门管的栅极与字线相连，以响应预设的所述测试字线电压的驱动；

所述第一上拉管和所述第二上拉管的源极与电源相连，所述第一下拉管和所述第二下拉管的源极接地；

所述第一门管的漏极与所述第一位线相连，所述第二门管的漏极与所述第二位线相连，所述第一位线和所述第二位线接高电平；

所述第一上拉管和第一下拉管的栅极、所述第二上拉管和所述第二下拉管的漏极与所述第二门管的源极相连，并接入恒置高信号；以及

所述第二门管的栅极接入恒置低信号。

5.如权利要求1所述的电路结构，其特征在于，所述判断模块包括反相器和与非门，所述反相器的P:N比例小于等于2:1，所述反相器的输入端与所述内部节点相连，所述反相器的输出端与所述与非门的第一输入端相连，响应于所述与非门的第二输入端接收到判断基准信号，所述与非门的输出端输出判断结果至所述统计模块，以使所述统计模块基于所述判断结果统计所述偏转次数。

6.如权利要求5所述的电路结构，其特征在于，所述判断模块包括多个所述反相器和所述与非门的组合，各个所述反相器的P:N比例各不相同，各个所述反相器的输入端均与所述内部节点相连，各个所述反相器的输出端与对应的与非门的第一输入端相连，各个所述与非门的第二输入端用以接收所述判断基准信号，多个所述与非门中的一个响应于接收到所述判断基准信号输出所述判断结果。