[发明专利]一种快速锁定鉴频鉴相器及锁相环

说明书

本申请提供了一种快速锁定鉴频鉴相器和锁相环，包括第一触发器、第二触发器、第三触发器、第四触发器、第一或门和第二或门；第一触发器和第二触发器的数据输入端分别连接高电平；第一触发器和第二触发器的时钟端分别连接参考时钟和反馈时钟；第三触发器的数据输入端连接第一触发器的数据输出端，第三触发器的时钟端连接参考时钟；第四触发器的数据输入端连接第二触发器的数据输出端，第四触发器的时钟端连接反馈时钟；第一或门的第一输入端和第二输入端分别连接第一触发器的数据输出端和第三触发器的数据输出端；第二或门的第一输入端和第二输入端分别连接第二触发器的数据输出端和第四触发器的数据输出端。加快锁相环的锁定速度，缩短锁定时间。

技术领域

本申请涉及射频通信设备技术领域，尤其涉及一种快速锁定鉴频鉴相器及锁相环。

背景技术

传统锁相环通常包括将两个输入信号的相位进行比较的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器。锁相环的性能与鉴频鉴相器性能密切相关，在锁相环的使用中，鉴频鉴相器负责检测参考时钟和反馈时钟的相位差。具体的，当参考时钟领先反馈时钟时，鉴频鉴相器的输出根据参考时钟和反馈时钟的相位差输出相应脉冲宽度的高电平信号驱动后级的电荷泵打开充电开关对环路滤波器进行充电，减小参考时钟和反馈时钟的相位差并最终锁相环锁定到目标频率；当参考时钟落后于反馈时钟的相位时，鉴频鉴相器输出的高电平脉冲宽度与参考时钟和反馈时钟的相位差成正比，驱动后级电荷泵打开放电开关对环路滤波器进行放电，驱使反馈时钟的相位逼近参考时钟的相位，最终锁定环路到目标频率。

附图1为一种典型的鉴频鉴相器的电路结构示意图。如附图1所示，鉴频鉴相器包括两个触发器，两个触发器的时钟端分别和参考时钟与反馈时钟相连，两个触发器的数据输入端分别连接固定的高电平1。如果两个触发器的时钟端输入的参考时钟和反馈时钟没有对齐，分别根据两个触发器的输出端输出脉冲的高低实现对电荷泵充电开关和放电开关的控制，即鉴频鉴相器就会打开电荷泵开关对滤波器电容充电/放电以改变控制电压直到另一个时钟沿到来，滤波器充电/放电只发生在参考周期的一段时间内，其余时间内控制电压保持不变。

图1中的鉴频鉴相器输出的高电平脉冲宽度都和参考时钟与反馈时钟的相位差成正比。当锁相环的频率和目标设定频率差较大时，需要相对较长的时间才能将锁相环的频率拉近到目标设定频率附近。

发明内容

本申请提供了一种快速锁定鉴频鉴相器及锁相环，缩短锁相环的频率和目标设定频率差较大时的锁定时间，加快锁相环的锁定速度。

第一方面，本申请提供了一种快速锁定鉴频鉴相器，包括第一触发器、第二触发器、第三触发器、第四触发器、第一或门和第二或门；其中，

所述第一触发器的数据输入端和所述第二触发器的数据输入端分别连接高电平1；所述第一触发器的时钟端连接参考时钟，所述第二触发器的时钟端连接反馈时钟；

所述第三触发器的数据输入端连接所述第一触发器的数据输出端，所述第三触发器的时钟端连接参考时钟；

所述第四触发器的数据输入端连接所述第二触发器的数据输出端，所述第四触发器的时钟端连接反馈时钟；

所述第一或门的第一输入端连接所述第一触发器的数据输出端，所述第一或门的第二输入端连接所述第三触发器的数据输出端；

所述第二或门的第一输入端连接所述第二触发器的数据输出端，所述第二或门的第二输入端连接所述第四触发器的数据输出端。

第二方面，本申请提供了一种快速锁定鉴频鉴相器，包括第一触发器和第二触发器，其特征在于，还包括第三触发器、第四触发器、第一或门和第二或门；其中，

所述第一触发器，具有被配置用于接收高电平的数据输入端和被配置用于接收参考信号的时钟输入端，并且所述第一触发器被配置用于基于所述参考信号产生第一输出信号；