[发明专利]半导体器件在审
| 申请号： | 201811486807.5 | 申请日： | 2018-12-06 |
| 公开（公告）号： | CN110033812A | 公开（公告）日： | 2019-07-19 |
| 发明（设计）人： | 萤原孝征 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G11C16/32 | 分类号： | G11C16/32 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉;董典红 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 信号线 半导体器件 延迟量 定时调节电路 驱动器电路 相邻信号线 并行传输 数据通信 延迟电路 可变 传输 驱动 | ||
1.一种半导体器件，包括：
多条信号线；
驱动器电路，对应于所述信号线中的每个信号线而设置，并且通过驱动所述信号线中的每个信号线来并行传输多个数据；
多个延迟电路，对应于所述信号线中的每个信号线而设置，并且可以可变地设定传输到所述信号线的数据的延迟量，以及
定时调节电路，用于基于所述信号线中的相邻信号线的数据来设定对应信号线的所述延迟量。
2.根据权利要求1所述的半导体器件，
其中，所述定时调节电路基于指示所述相邻信号线中是否存在信号变化的数据的输入、相邻信号线的数据的输入以及对应信号线的数据的输入，来设定所述对应信号线的所述延迟量。
3.根据权利要求2所述的半导体器件，
其中，所述定时调节电路根据指示所述相邻信号线中是否存在信号变化的数据的输入来获得所述相邻信号线的数据，并且基于获得的所述相邻信号线的数据的输入和所述对应信号线的数据的输入之间的组合来设定所述对应信号线的所述延迟量。
4.根据权利要求1所述的半导体器件，
其中，所述定时调节电路基于所述信号线中的两条相邻信号线的数据来设定对应信号线的所述延迟量。
5.根据权利要求4所述的半导体器件，
其中，当所述信号线中的两条相邻信号线的信号变化改变为相同数据时，所述定时调节电路通过与一条信号线中的信号变化的情况相比较来增加所述延迟量的调节值。
6.根据权利要求1所述的半导体器件，
其中，当所述相邻信号线中的信号变化的数据与所述对应信号线中的信号变化的数据相同时，所述定时调节电路增加所述延迟量，以及
其中，当所述相邻信号线中的信号变化的数据与所述对应信号线中的信号变化的数据相反时，所述定时调节电路减小所述延迟量。
7.根据权利要求1所述的半导体器件，
其中，所述定时调节电路基于所述信号线中的四条相邻信号线的数据来设定对应信号线的所述延迟量。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811486807.5/1.html，转载请声明来源钻瓜专利网。
