[发明专利]静电放电保护电路和包括其的集成电路

说明书

提供了一种静电放电(ESD)保护电路和一种集成电路。所述ESD保护电路包括：暂态检测电路，被配置为基于第一电力轨上的电压的电压变化速率生成动态触发信号；电压检测电路，被配置为基于第一电力轨上的电压生成静态触发信号；触发器电路，被配置为基于动态触发信号和静态触发信号生成放电控制信号；以及主放电电路，被配置为基于放电控制信号从第一电力轨向第二电力轨释放电荷。

本申请要求于2017年12月5日提交到韩国知识产权局(KIPO)的第10-2017-0166249号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

与示例实施例一致的方法和设备总体上涉及半导体集成电路，更具体地，涉及静电放电(ESD)保护电路以及包括该ESD保护电路的集成电路。

背景技术

诸如移动装置的电子装置包括各种半导体集成电路。随着半导体集成电路缩小，增强的静电放电(ESD)保护对于半导体集成电路变得越来越重要。ESD保护电路可以用于保护半导体芯片或电路免受与静电引起的放电现象有关的损伤。例如，由于静电，会在电路的分离的部分之间施加比电路的给定的击穿电压高的电压。在这种情况下，电路会被由这样的高静电电压引起的大电流损坏。例如，在包括金属-氧化物-半导体(MOS)晶体管的半导体装置中，如果高静电电压瞬间施加到与输入电路或输出电路连接的输入/输出(I/O)垫(pad，或称为“焊盘”)，则MOS晶体管的栅极绝缘层会被高静电电压损坏或破坏。

发明内容

示例实施例提供了能够通过ESD事件有效地释放电荷的静电放电(ESD)保护电路和包括该ESD保护电路的集成电路。

根据示例实施例的一方面，提供了一种静电放电保护电路(ESD保护电路)，所述ESD保护电路包括：暂态检测电路，被配置为基于第一电力轨上的电压的电压变化速率生成动态触发信号；电压检测电路，被配置为基于第一电力轨上的电压生成静态触发信号；触发器电路，被配置为基于动态触发信号和静态触发信号生成放电控制信号；以及主放电电路，被配置为基于放电控制信号从第一电力轨向第二电力轨释放电荷。

根据另一示例实施例的一方面，提供了一种静电放电保护电路(ESD保护电路)，所述ESD保护电路包括：暂态检测电路，连接在第一电力轨和第二电力轨之间，暂态检测电路被配置为在第一电力轨上的电压的电压变化速率高于参考速率时激活动态触发信号；电压检测电路，连接在第一电力轨和第二电力轨之间，电压检测电路被配置为在第一电力轨上的电压高于参考电压时激活静态触发信号；触发器电路，连接在第一电力轨和第二电力轨之间，触发器电路被配置为在动态触发信号和静态触发信号两者被激活时激活放电控制信号；以及主放电电路，连接在第一电力轨和第二电力轨之间，主放电电路被配置为响应于被激活的放电控制信号从第一电力轨向第二电力轨释放电荷。

根据又一示例实施例的一方面，提供了一种集成电路，所述集成电路包括：内部电路，连接在第一电力轨和第二电力轨之间；以及静电放电保护电路(ESD保护电路)，连接在第一电力轨和第二电力轨之间，ESD保护电路被配置为在第一电力轨上的电压的电压变化速率高于参考速率并且第一电力轨上的电压高于参考电压时从第一电力轨向第二电力轨释放电荷。

附图说明

通过下面结合附图的详细描述，本公开的示例实施例将被更清楚地理解。

图1是示出根据示例实施例的静电放电(ESD)保护电路的框图。

图2是示出根据示例实施例的ESD保护电路的电路图。

图3和图4是用于描述根据示例实施例的图2的ESD保护电路的触发操作的图。

图5和图6是示出根据示例实施例的ESD保护电路的电路图。

图7是示出包括在根据示例实施例的ESD保护电路中的电压检测电路的二极管的特性的图。