[发明专利]用于SHA256算法的消息调度的指令处理器

权利要求书

1.一种处理器，包括：

多个128位单指令多数据(SIMD)寄存器；

解码单元，用于解码指令，所述指令包括：用于执行消息调度的第一部分的第一安全散列算法(SHA)256消息调度指令，用于在所述消息调度的所述第一部分之后执行所述消息调度的第二部分的第二SHA 256消息调度指令，以及用于执行与两个SHA 256轮相关联的操作的SHA 256两轮指令，

所述第二SHA 256消息调度指令用于将所述多个128位SIMD寄存器中的第一128位SIMD寄存器指示为第一操作数的源，并且用于将所述多个128位SIMD寄存器中的第二128位SIMD寄存器和存储器位置中的任一个指示为第二操作数的源，

所述第一操作数用于包括位[31:0]中的第一32位数据元素、位[63:32]中的第二32位数据元素、位[95:64]中的第三32位数据元素和位[127:96]中的第四32位数据元素，其中对于当前轮(i)，位[31:0]中的所述第一32位数据元素用于包括消息W(i-7)与所述第一SHA256消息调度指令的第一32位结果数据元素的和；

所述第二操作数用于包括位[95:64]中的第五32位数据元素和位[127:96]中的第六32位数据元素；以及

执行单元，与所述解码单元耦合，并且与所述多个128位SIMD寄存器耦合，所述执行单元用于执行所述第二SHA 256消息调度指令以：

生成结果，所述结果用于包括：

第一32位SHA 256消息，等于以下各项的和：(a)等于所述第五32位数据元素向右循环十七位、并且与所述第五32位数据元素向右循环十九位异或、并且与所述第五32位数据元素向右移位十位异或的值；以及(b)所述第一32位数据元素；

第二32位SHA 256消息，等于以下各项的和：(a)等于所述第六32位数据元素向右循环十七位、并且与所述第六32位数据元素向右循环十九位异或、并且与所述第六32位数据元素向右移位十位异或的值；以及(b)所述第二32位数据元素；

第三32位SHA 256消息，等于以下各项的和：(a)等于所述第一32位SHA 256消息向右循环十七位、并且与所述第一32位SHA 256消息向右循环十九位异或、并且与所述第一32位SHA 256消息向右移位十位异或的值；以及(b)所述第三32位数据元素；

第四32位SHA 256消息，等于以下各项的和：(a)等于所述第二32位SHA 256消息向右循环十七位、并且与所述第二32位SHA 256消息向右循环十九位异或、并且与所述第二32位SHA 256消息向右移位十位异或的值；以及(b)所述第四32位数据元素；

将所述结果存储在所述第一128位SIMD寄存器中，其中所述第一32位SHA 256消息存储在位[31:0]中、所述第二32位SHA 256消息存储在位[63:32]中、所述第三32位SHA 256消息存储在位[95:64]中、并且所述第四32位SHA 256消息存储在位[127:96]中。

2.如权利要求1所述的处理器，其特征在于，所述第一128位SIMD寄存器既是源寄存器又是目的地寄存器。

3.如权利要求1所述的处理器，其特征在于，所述多个128位SIMD寄存器是XMM寄存器。

4.如权利要求1所述的处理器，其特征在于，所述执行单元用于执行微代码以执行所述第二SHA 256消息调度指令。

5.如权利要求1所述的处理器，其特征在于，所述处理器是复杂指令集计算(CISC)处理器。

6.如权利要求1所述的处理器，其特征在于，所述第二操作数用于进一步包括位[63:32]中的第七32位数据元素和位[31:00]中的第八32位数据元素。