[发明专利]乘法器、数据处理方法、芯片及电子设备

权利要求书

1.一种乘法器，其特征在于，所述乘法器包括：编码电路和修正累加电路，其中，所述编码电路的输出端与所述修正累加电路的输入端连接；所述编码电路用于对接收到的数据进行编码处理得到消除符号位扩展后的部分积，所述修正累加电路用于对消除符号位扩展后的部分积进行修正累加处理。

2.根据权利要求1所述的乘法器，其特征在于，所述编码电路包括：布斯编码处理单元和部分积获取单元，所述布斯编码处理单元的输出端与所述部分积获取单元的输入端连接；

其中，所述布斯编码处理单元用于对接收到的数据进行布斯编码处理得到编码信号，所述部分积获取单元用于根据编码信号得到原始部分积，并根据所述原始部分积进行算术运算处理及判断处理，得到消除符号位扩展后的部分积。

3.根据权利要求2所述的乘法器，其特征在于，所述布斯编码处理单元包括：数据输入端口和编码信号输出端口；所述数据输入端口用于接收进行布斯编码处理的数据，所述编码信号输出端口用于输出对接收到的数据进行布斯编码处理后得到的编码信号。

4.根据权利要求2所述的乘法器，其特征在于，所述部分积获取单元具体用于根据编码信号得到原始部分积，并根据原始部分积的高两位数值进行二进制加法运算处理及所述判断处理，得到消除符号位扩展后的部分积。

5.根据权利要求4所述的乘法器，其特征在于，所述部分积获取单元包括：第一全加器。

6.根据权利要求5所述的乘法器，其特征在于，所述部分积获取单元包括：编码信号输入端口、数据输入端口以及部分积输出端口；所述编码信号输入端口用于接收编码信号，数据输入端口用于接收数据，部分积输出端口用于输出根据编码信号与接收到的数据获取的消除符号位扩展后的部分积。

7.根据权利要求1所述的乘法器，其特征在于，所述修正累加电路包括：第二全加器，所述第二全加器用于对接收到的所述原始部分积进行修正累加处理。

8.一种数据处理方法，其特征在于，所述方法包括：

接收待处理的数据；

对待处理的所述数据进行编码，得到编码结果，并根据待处理的所述数据及所述编码结果得到消除符号位扩展后的部分积；

对所述消除符号位扩展后的部分积进行修正累加处理，得到运算结果。

9.根据权利要求8所述的方法，其特征在于，所述将待处理的所述数据进行编码，得到编码结果，并根据待处理的所述被数据及所述编码结果得到消除符号位扩展的部分积，包括

对待处理的所述数据进行布斯编码处理，得到编码信号；

根据待处理的所述数据与所述编码信号，得到消除符号位扩展后的部分积。

10.根据权利要求9所述的方法，其特征在于，所述根据待处理的所述数据与所述编码信号，得到消除符号位扩展后的部分积，包括：

根据待处理的所述数据与所述编码信号，得到原始部分积；

根据所述原始部分积进行加法运算处理，得到消除符号位扩展后的部分积。

11.根据权利要求10所述的方法，其特征在于，根据所述原始部分积进行加法运算处理，得到消除符号位扩展后的部分积，包括：根据所述原始部分积的高两位数值进行加1处理以及所述判断处理，得到消除符号位扩展后的部分积。