[发明专利]半导体存储器装置及其操作方法

权利要求书

1.一种半导体存储器装置，包括：

存储器单元阵列，其包括正常单元区和冗余单元区，所述正常单元区包括多个正常区组，所述冗余单元区被构造为替代所述正常单元区的失效的存储器单元；以及

修复控制电路，其被构造为，

基于输入地址从所述多个正常区组中确定目标正常区组，

基于所述目标正常区组从多个失效地址中提取目标失效地址，以及

基于所述目标失效地址和所述输入地址控制修复操作。

2.根据权利要求1所述的半导体存储器装置，其中，所述多个正常区组中的每一个包括多个子区，以使得所述多个子区中的邻近于彼此的子区位于所述多个正常区组中的不同的正常区组中。

3.根据权利要求2所述的半导体存储器装置，其中，在所述多个正常区组中的每一个中，所述多个子区根据循环方案在列方向上按次序排列。

4.根据权利要求1所述的半导体存储器装置，其中，所述多个失效地址中的每一个的比特数小于所述输入地址的比特数。

5.根据权利要求1所述的半导体存储器装置，其中

所述多个正常区组包括2^M个正常区组，

所述输入地址的比特数为N个输入比特，并且

所述多个失效地址中的每一个的比特数为N-M，N是自然数，M是小于N的自然数。

6.根据权利要求1所述的半导体存储器装置，其中，所述输入地址包括表示所述目标正常区组的一个或多个组标识位。

7.根据权利要求6所述的半导体存储器装置，其中，所述修复控制电路包括：

组选择电路，其被构造为基于所述组标识位产生多个组选择信号，所述多个组选择信号表示所述目标正常区组；

地址存储电路，其被构造为存储所述多个失效地址，以及基于所述多个组选择信号从所述多个失效地址中提取所述目标失效地址；以及

比较电路，其被构造为基于所述输入地址和所述目标失效地址产生修复控制信号。

8.根据权利要求7所述的半导体存储器装置，其中，所述比较电路由所述多个正常区组共享。

9.根据权利要求7所述的半导体存储器装置，其中，

所述比较电路包括多个比较器，其被构造为将所述目标失效地址与所述输入地址进行比较，并且

其中，所述多个比较器的数量小于能够存储在所述地址存储电路中的所述失效地址的数量。

10.根据权利要求9所述的半导体存储器装置，其中，

所述多个比较器的数量为P，并且所述多个正常区组的数量为Q，并且

能够存储在所述地址存储电路中的所述失效地址的数量为P×Q，P和Q为自然数。

11.根据权利要求9所述的半导体存储器装置，其中，

所述输入地址包括所述一个或多个组标识位和其它比特，

所述多个比较器中的每一个包括多个逻辑门，其被构造为执行所述目标失效地址之一的比特与所述输入地址的所述其它比特的按位比较，并且

所述多个正常区组包括2^M个正常区组，所述输入地址的比特数为N个输入比特，并且各个比较器中的所述多个逻辑门的数量为N-M，N为自然数，M为小于N的自然数。

12.根据权利要求2所述的半导体存储器装置，其中，所述输入地址包括一个或多个组标识位以及一个或多个子区标识位，所述一个或多个组标识位表示所述目标正常区组，并且所述一个或多个子区标识位表示所述多个子区中的目标子区。

13.根据权利要求12所述的半导体存储器装置，其中，所述输入地址中的所述组标识位是比所述输入地址中的所述子区标识位更低的有效位。