[发明专利]总线编码发送电路和方法、总线传输系统

权利要求书

1.一种总线编码发送电路，其特征在于，包括：依次连接的相位整理单元和延迟处理单元；

其中，所述相位整理单元，用于将初始总线信号中各个信号位的初始相位整理成相同的初始相位；并向所述延迟处理单元发送整理后的总线信号；

所述延迟处理单元，用于对所述整理后的总线信号中各个信号位进行分组，得到分组后的总线信号，并对分组后的总线信号按照预设延迟方式进行延迟，得到延迟后的总线信号；以及向总线解码接收电路发送所述延迟后的总线信号；其中，所述分组后的总线信号中包括：至少两个信号位组；所述预设延迟方式为将每一信号位组中各个信号位分别对应的延时时长设置为不同、且各个信号位组中首个信号位对应的延时时长设置为相同的方式。

2.根据权利要求1所述的电路，其特征在于，所述预设延迟方式为将每一信号位组中各个信号位分别对应的延时时长设置为依次增大或依次减小、且各个信号位组中首个信号位对应的延时时长设置为相同的方式；

其中，每一信号位组中任意两个相邻的信号位分别对应的延时时长之差设置为相同或不同。

3.根据权利要求1或2所述的电路，其特征在于，所述延迟处理单元包括：延迟控制单元和空间分组单元；

其中，所述延迟控制单元与所述空间分组单元连接，所述空间分组单元还与所述相位整理单元连接；

所述延迟控制单元，用于确定所述整理后的总线信号中所有信号位的分组个数；并向所述空间分组单元发送所述分组个数；

所述空间分组单元，用于从所述相位整理单元接收所述整理后的总线信号；并根据所述分组个数，对所述整理后的总线信号中各个信号位进行分组，得到所述分组后的总线信号；

所述延迟控制单元，还用于根据所述分组个数，确定每一信号位组中各个信号位分别对应的延时时长；并向所述空间分组单元发送所述每一信号位组中各个信号位分别对应的延时时长；

所述空间分组单元，还用于根据所述每一信号位组中各个信号位分别对应的延时时长，对分组后的总线信号按照预设延迟方式进行延迟，得到所述延迟后的总线信号；

所述空间分组单元，还用于向所述总线解码接收电路发送所述延迟后的总线信号。

4.根据权利要求3所述的电路，其特征在于，根据公式(1)得到所述分组个数；

其中，P为所述分组个数，n为所述初始总线信号中信号位总数，m为所述至少两个信号位组中任一信号位组中包含的信号位个数，P、n、m为正整数且nm，m1。

5.根据权利要求3所述的电路，其特征在于，所述每一信号位组中各个信号位分别对应的延时时长与预设时长具有关联关系，且根据公式(2)得到所述预设时长；

其中，Δt为所述预设时长，T为所述初始总线信号的时钟周期，α为时钟信号的初始时刻和延时初始时刻之间的间隔时长与T的比值，所述时钟信号为控制分组后的总线信号传输的信号，β为所述时钟信号的初始时刻和延时终止时刻之间的间隔时长与T的比值，λ为延迟常数，γ为校正值，m为所述至少两个信号位组中任一信号位组中包含的信号位个数。

6.一种总线编码发送方法，其特征在于，包括：

将初始总线信号中各个信号位的初始相位整理成相同的初始相位，得到整理后的总线信号；

对所述整理后的总线信号中各个信号位进行分组，得到分组后的总线信号，其中，所述分组后的总线信号中包括：至少两个信号位组；

对所述分组后的总线信号按照预设延迟方式进行延迟，得到延迟后的总线信号，其中，所述预设延迟方式为将每一信号位组中各个信号位分别对应的延时时长设置为不同、且各个信号位组中首个信号位对应的延时时长设置为相同的方式；

向总线解码接收电路发送所述延迟后的总线信号。

7.根据权利要求6所述的方法，其特征在于，所述预设延迟方式为将每一信号位组中各个信号位分别对应的延时时长设置为依次增大或依次减小、且各个信号位组中首个信号位对应的延时时长设置为相同的方式；

其中，每一信号位组中任意两个相邻的信号位分别对应的延时时长之差设置为相同或不同。