[发明专利]存储器装置及其中断处理方法

说明书

本发明提供一种存储器装置，包括：一存储单元阵列；一监测电路，用以检测该存储单元阵列的一或多个事件参数，其中所述一或多个事件参数相应于所述存储单元阵列的一或多个中断事件；以及一事件检测电路，用以依据所述监测电路所检测的所述一或多个事件参数以判断是否需使能一中断信号，其中当所述事件检测电路判断需使能所述中断信号，所述处理器依据所述中断信号对所述存储器装置的所述一或多个中断事件进行处理。

技术领域

本发明有关于存储器装置，特别是有关于一种存储器装置及其中断处理方法。

背景技术

对于电脑系统上的动态随机存取存储器(dynamic random access memory，DRAM)来说，主控端(例如为中央处理器)通常需要定时发送DRAM更新(refresh)指令至动态随机存取存储器。然而，常态性的更新对于DRAM控制器来说是一个很大的负担。若要最大化DRAM频宽，通常会使用存储器组交错(memory bank interleaving)，可让主控端对DRAM的不同存储器组(bank)进行同时存取。主控端在进行存储器组交错时，会关闭动态随机存取存储器的自动更新(auto refresh)或是自主更新(self refresh)，若主控端控制不当，可能会造成动态随机存取存储器的数据丢失(data loss)而引起系统数据错误，甚至导致整个系统损毁。

发明内容

本发明提供一种存储器装置，包括：一存储单元阵列；一监测电路，用以检测所述存储单元阵列的一或多个事件参数，其中所述一或多个事件参数相应于所述存储单元阵列的一或多个中断事件；以及一事件检测电路，用以依据所述监测电路所检测的所述一或多个事件参数以判断是否需使能一中断信号，其中当所述事件检测电路判断需使能所述中断信号，一处理器依据所述中断信号对所述存储器装置的所述一或多个中断事件进行处理。

本发明更提供一种用于存储器装置的中断处理方法，所述存储器装置包括一存储单元阵列及一控制逻辑，所述控制逻辑用以依据来自一处理器的命令以控制所述存储单元阵列，所述方法包括：检测所述存储单元阵列的一或多个事件参数，其中所述一或多个事件参数相应于所述存储单元阵列的一或多个中断事件；依据所检测的所述一或多个事件参数以判断是否由所述存储器装置使能一中断信号；以及当判断由所述存储器装置使能所述中断信号，利用所述处理器依据所述中断信号对所述中断信号所相应的所述存储器装置的一或多个中断事件进行处理，以使所述存储器装置恢复正常运作。

附图说明

图1为本发明一实施例的电脑系统的功能方块图；

图2A为本发明另一实施例的电脑系统的功能方块图；

图2B为本发明一实施例中的中断通道的对应关系的示意图；

图3为本发明图1中的存储器装置的示意图；

图4A～图4C为本发明一实施例中的事件检测电路的示意图；

图5为本发明一实施例中的模式暂存器的示意图；

图6为本发明一实施例中的用于存储器装置的中断处理方法的流程图。

附图标记说明

100～电脑系统； 200～电脑系统；

110～处理器； 202～高速汇流排；

111～存储器控制器； 204～低速汇流排；

120～存储器装置； 206～桥接电路；

121～控制逻辑； INT0－INTN～中断信号；