[发明专利]三维存储器以及形成三维存储器的方法

权利要求书

1.一种三维存储器，包括设置于沟道孔内的存储器层，所述存储器层包括沿所述沟道孔外向内的方向依次设置的阻挡层和复合功能层，所述复合功能层包括电荷俘获部分和隧穿部分，所述电荷俘获部分和所述隧穿部分沿所述沟道孔外向内的方向依次布置；所述复合功能层是通过对电荷俘获层进行部分氧化得到，其中，所述氧化是沿沟道孔径向从内向外的方向逐渐反应；沿沟道孔的径向从内向外方向，隧穿部分的氧化强度逐渐降低；所述电荷俘获层被氧化部分构成所述隧穿部分，所述电荷俘获层未被氧化部分构成所述电荷俘获部分；所述隧穿部分包括能带工程隧穿子部分，沿所述复合功能层的厚度方向，所述能带工程隧穿子部分包括多个具有不同掺杂浓度的区域；

其中，沿所述沟道孔径向由内向外的方向，所述能带工程隧穿子部分包括依次设置的第一区域、第二区域和第三区域，所述第一区域的禁带宽度大于所述第二区域和所述第三区域的禁带宽度，所述第三区域的禁带宽度大于所述第二区域的禁带宽度，所述第三区域包括氮氧化硅。

2.根据权利要求1所述的三维存储器，其特征在于，所述复合功能层的厚度为5-50nm。

3.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括位于所述复合功能层内侧的沟道层。

4.一种三维存储器，包括设置于沟道孔内的存储器层，所述存储器层包括沿所述沟道孔外向内的方向依次设置的阻挡层和复合功能层，所述复合功能层包括电荷俘获部分和隧穿部分，所述电荷俘获部分和所述隧穿部分沿所述沟道孔外向内的方向依次布置；所述复合功能层是通过对电荷俘获层进行部分氧化得到，其中，所述氧化是沿沟道孔径向从内向外的方向逐渐反应；沿沟道孔的径向从内向外方向，隧穿部分的氧化强度逐渐降低；所述电荷俘获层被氧化部分构成所述隧穿部分，所述电荷俘获层未被氧化部分构成所述电荷俘获部分；所述隧穿部分包括能带工程隧穿子部分，沿所述复合功能层的厚度方向，所述能带工程隧穿子部分包括多个具有不同掺杂浓度的区域；

其中，沿所述沟道孔径向由内向外的方向，所述能带工程隧穿子部分包括依次设置的第一区域、第二区域、第四区域和第三区域，所述第一区域的禁带宽度大于所述第二区域、所述第四区域和所述第三区域的禁带宽度，所述第三区域的禁带宽度大于所述第二区域和所述第四区域的禁带宽度，所述第二区域的禁带宽度大于所述第四区域的禁带宽度，所述第三区域包括氮氧化硅。

5.根据权利要求4所述的三维存储器，其特征在于，所述复合功能层的厚度为5-50nm。

6.根据权利要求4所述的三维存储器，其特征在于，所述三维存储器还包括位于所述复合功能层内侧的沟道层。

7.一种形成三维存储器的方法，包括以下步骤：

提供半导体结构，所述半导体结构具有沟道孔；

在所述沟道孔内形成阻挡层；以及

在所述阻挡层的内侧形成复合功能层，所述复合功能层包括电荷俘获部分和隧穿部分，所述电荷俘获部分和所述隧穿部分沿所述沟道孔外向内的方向依次布置；

其中，所述在所述阻挡层的内侧形成复合功能层的步骤包括：

在所述阻挡层的内侧形成电荷俘获层；以及

氧化所述电荷俘获层至一氧化厚度，形成所述隧穿部分；

其中，所述氧化是沿沟道孔径向从内向外的方向逐渐反应；沿沟道孔的径向从内向外方向，隧穿部分的氧化强度逐渐降低；所述电荷俘获层中未被氧化的部分形成所述电荷俘获部分；

其中，在形成所述电荷俘获层的过程中，通过调整掺杂浓度在所述氧化厚度对应的区域内形成多个不同元素掺杂浓度的区域；

其中，沿所述沟道孔径向由内向外的方向，包括依次设置的第一区域、第二区域和第三区域，所述第一区域的禁带宽度大于所述第二区域和所述第三区域的禁带宽度，所述第三区域的禁带宽度大于所述第二区域的禁带宽度，所述第三区域包括氮氧化硅。

8.根据权利要求7所述的形成三维存储器的方法，其特征在于，在形成所述电荷俘获层的过程中，通过调整氧化温度和/或氧化强度，生成具有多个不同禁带宽度的所述隧穿部分。