[发明专利]制造半导体器件的方法

说明书

提供了制造半导体器件的方法，所述方法可以包括：在衬底上形成有源图案；在所述有源图案上形成横越所述有源图案的栅电极；在所述有源图案中形成与所述栅电极的侧壁相邻的凹部；以及使用源气体和掺杂气体执行化学气相沉积工艺，以在所述凹部中形成源极/漏极区域。所述源气体可以包括硅前体和锗前体，并且所述掺杂气体可以包括镓前体和硼前体。

相关申请的交叉引用

本申请要求2017年10月17日向韩国知识产权局提交的韩国专利申请No.10-2017-0134699的优先权，通过引用将其全部公开内容并入本文。

技术领域

本发明构思涉及制造半导体器件的方法。

背景技术

已经对降低半导体器件的制造成本以及增加半导体器件的集成密度进行了各种研究。

随着半导体产品高度集成，降低晶体管的源极/漏极接触的电阻可能是有益的。源极/漏极接触的电阻可能受到肖特基势垒高度的影响。因此，可以通过使用掺杂调整硅化物的功函数和/或降低肖特基势垒的高度，来降低源极/漏极接触的电阻。

发明内容

本发明构思的各方面提供了制造具有较低接触电阻的半导体器件的方法。

根据本发明构思的各方面，提供了一种制造半导体器件的方法。所述方法可以包括：在衬底上形成有源图案；在所述有源图案上形成横越所述有源图案的栅电极；在所述有源图案中形成与所述栅电极的侧壁相邻的凹部；以及使用源气体和掺杂气体执行化学气相沉积工艺，以在所述凹部中形成源极/漏极区域。所述源气体可以包括硅前体和锗前体，并且所述掺杂气体可以包括镓前体和硼前体。

根据本发明构思的各方面，提供了一种制造半导体器件的方法。所述方法可以包括：在衬底上形成有源图案；在所述有源图案上形成横越所述有源图案的栅电极；在所述有源图案中形成与所述栅电极的侧壁相邻的凹部；以及通过原位执行外延生长工艺和掺杂工艺在所述凹部中形成源极/漏极区域。所述源极/漏极区域可以包括掺杂有镓和硼的Si_1-xGe_x。

根据本发明构思的各方面，提供了一种制造半导体器件的方法。所述方法可以包括：在衬底上形成第一有源图案和第二有源图案；在所述第一有源图案中形成第一凹部；通过同时执行第一外延生长工艺和第一掺杂工艺在所述第一凹部中形成包括p型杂质的第一源极/漏极区域；在所述第二有源图案中形成第二凹部；执行第二外延生长工艺以在所述第二凹部中形成第二源极/漏极区域；以及在形成所述第二源极/漏极区域之后，执行第二掺杂工艺以将第一n型杂质掺杂到所述第二源极/漏极区域中。在形成所述第一源极/漏极区域之后，不执行用于将所述p型杂质掺杂到所述第一源极/漏极区域中的掺杂工艺。

附图说明

图1、图2、图3、图4、图5、图6、图7和图8是示出根据本发明构思的一些实施例的制造半导体器件的方法的视图。

图9、图10、图11、图12、图13和图14是示出根据本发明构思的一些实施例的制造半导体器件的方法的视图。

图15、图16、图17、图18、图19、图20、图21、图22、图23、图24和图25是示出根据本发明构思的一些实施例的制造半导体器件的方法的视图。

图26是示出根据本发明构思的一些实施例的制造半导体器件的方法的视图。

具体实施方式

通过参照以下详细描述和附图，可以理解本发明构思的优点和特征以及实现本发明构思的方法。然而，本发明构思可以以许多不同的形式实施，不应当理解为限于本文所阐述的实施例。在附图中，为了清楚起见，可以放大层和/或区域的厚度。相同的附图标记始终表示相同的元件。