[发明专利]基于FPGA的脑电信号快速分类方法、实现方法及装置

说明书

本发明公开了种一种基于FPGA的脑电信号快速分类方法、实现方法及装置，在FPGA上构建适用于脑电信号分类的CNN网络结构模型硬逻辑，并将其中的卷积运算转换为矩阵乘法；建立CNN网络结构模型各层的IP核，采用同步数据流法将CNN网络结构模型中各层的IP核连接，并在相邻IP核之间插入AXI4‑Streaming寄存器片；接收脑电信号训练数据，将浮点型数据转换为预设位数的定点数，训练CNN网络结构模型，调整CNN网络结构模型权重值直至得到分类准确率最高的模型，并将训练好的模型参数存储于DDR存储器，得到实现脑电信号快速分类的FPGA，利用CNN网络结构模型进行脑电信号快速分类。

技术领域

本公开所从属的技术领域为脑机接口(BCI)，涉及一种基于FPGA的脑电信号快速分类方法、实现方法及装置。

背景技术

本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。

脑机接口技术涉及计算机通信与控制技术、神经学、生物医学工程和康复医学领域，它通过对脑电信号进行分析和处理来解释用户意图。当前，通过特殊设备，可以采集不同刺激产生的脑电信号，要想直接通过脑来控制外设，就需要将设备采集的EEG信号进行准确的识别与分类。

目前，脑电信号的采集模式多是通过运动想象来实现，基于运动想象脑电信号分类的生理基础是人关于运动的意念可以引起大脑皮层相关区域某些信号特征的变化，并通过肌肉与神经系统传递给相关肢体产生动作。人的肢体发生实际或想象运动时相关区域特定频段的幅度降低，这种现象称为事件相关去同步化(ERD)，而受试者在处于静息或者惰性状态下，特定频段的幅值升高，称之为事件相关同步化(ERS)。将采集的脑电信号进行预处理、特征提取等一系列操作，可实现对信号的分类。

在图像处理领域，基于人工神经网络，尤其是卷积神经网络(CNN)的分类方法在特征提取、目标识别、人脸识别中得到广泛使用。CNN的计算量十分巨大，现有大部分CNN的实现都是基于GPU等硬件的支持，典型的是以INVIDA公司为代表，围绕GPU布局的硬件加速芯片，但其功耗较大，且不适用移动平台。而多核CPU处理并行数据的能力不强对深层网络来说是致命弱点。而ASIC平台具有定制化特点，可迁移性低。现场可编程门阵列(FPGA)中具有大量的硬件逻辑资源、灵活的线路连接特性、以及良好的内存带宽使其具有更大的设计空间，且省去了ASIC方案中所需要的流片过程。因此，现有技术中出现了采用FPGA来实现CNN网络。但是该技术并不成熟，灵活性或通用性有待提高。

现有的基于FPGA实现CNN的硬件结构有的仅侧重于对卷积操作的加速，而对完全连接层的加速并未深入研究，在加速器的灵活性方面，网络的结构和参数不可重新配置。有的将研究重点放了在CNN各层中加速的方法，允许用户可以有选择地执行多个预设CNN算法中的一个算法，但用户在使用该方法来设计针对特定用途所需要的网络时难度较大，通用性有待提高。有的基于FPGA实现CNN加速时，直接将浮点数据转换为8bit的定点数据，而没有针对不同情境下不同结构的卷积神经网络进行动态量化，从而限制了其通用性。有的基于FPGA实现CNN加速系统中虽然数据重用率高、数据搬移量小，但是对FPGA上珍贵的存储空间消耗过大。有的基于FPGA的卷积操作的加速过程是将每次运行后的数据存至存储器中，直至一个周期输出特征数据计算完成后才进行下一周期的计算，未充分挖掘卷积计算的并行性。

发明内容

针对现有技术中存在的不足，解决在脑电信号分类过程中针对不同网络结构如何兼顾灵活性与可重新配置性的问题，本公开的一个或多个实施例提供了一种基于FPGA的脑电信号快速分类方法、实现方法及装置，实现兼顾扩展性、灵活性与可重新配置性的深层卷积神经网络脑电信号快速分类。

根据本公开的一个或多个实施例的一个方面，提供一种基于FPGA的脑电信号快速分类实现方法。

一种基于FPGA的脑电信号快速分类实现方法，该方法包括：