[发明专利]基于概率神经网络的硬件木马检测方法

说明书

本发明涉及集成电路可信任性检测技术领域，为将硬件木马的误识别率降到最低，从而保证集成电路的安全性，本发明，基于概率神经网络的硬件木马检测方法，步骤如下：(1)建立集成电路侧信道平台；(2)侧信道信息的降噪预处理；(3)待测芯片的硬件木马芯片判别；(4)确定分布参数σ；(5)待测芯片的类别确定；(6)判断验证是否结束：当待测芯片全部验证完毕，则结束验证过程，否则跳回到步骤5，继续进行验证，直到所有待测芯片都验证结束。本发明主要应用于芯片防木马设计制造场合。

技术领域

本发明涉及集成电路可信任性检测技术领域，具体涉及一种基于概率神经网络的硬件木马检测方法。

背景技术

随着集成电路设计技术与半导体制造工艺的不断提高，集成电路正越来越广泛地应用在经济社会的各个方面，成为支撑经济社会发展的战略性、基础性和先导性产业。由于集成电路的设计与制造过程的先进性与复杂性，其供应链也随着经济全球化的趋势而逐渐分离，越来越多来自不同地区的公司和人员参与进来，这导致集成电路的设计与制造过程并不自主可控。原本认为安全可信的集成电路确存在着严重的安全风险，例如，恶意攻击者渗透在设计阶段或者制造阶段，在原始电路中恶意植入硬件木马或者篡改原始电路的版图，在特定条件下获取电路控制权、窃取关键信息甚至损毁芯片的目的。

硬件木马可能存在于集成电路全生命周期的各个阶段，硬件木马已经成为集成电路的重要安全隐患，一旦被硬件木马影响的芯片被应用于军用装备及国民经济核心领域中，不仅直接威胁到个人隐私、商业秘密的安全，更关系到航空航天、国防等与国家命脉的信息安全。一旦含有硬件木马的集成电路被应用，将会带来严重的灾难和不可估计的损失。集成电路的安全性和可靠性能否得到保障，成为了确保国家安全稳定、社会持续进步、经济健康发展、公民生活和谐的关键。因此，开展硬件木马的检测与防护技术研究，保证集成电路的安全可信是世界各国的共同关注的话题。

自2007年Agrwal首次提出硬件木马概念以来，硬件木马问题受到了国内外研究学者的广泛关注，并逐渐成为研究的热点。随着研究的逐渐深入，在硬件木马检测技术方面已取得了丰硕的成果。侧信道分析具有较低的实施成本、较高的检测精度，较好的移植性和延展性，一经提出就展示出来了较为乐观的应用前景，成为了当前的检测方法的主流。为了躲避传统的测试手段，硬件木马通常隐蔽在电路的正常工作状态下，难以发现并触发，当且仅当电路的工作状态满足硬件木马的触发条件时，硬件木马才被激活，其侧信道信息存在微弱的影响。随着硬件木马的面积的逐渐减小，硬件木马的侧信道影响微乎其微，加之测试阶段存在测试噪声和工艺偏差，硬件木马的影响很容易被淹没，因此在硬件木马检测过程中很容易出现误判与漏检，将硬件木马芯片判定为原始芯片或者原始芯片被误认为是硬件木马芯片。一旦被误判的硬件木马芯片应用到系统上，将会造成无法预估的损失。因此在硬件木马检测过程中，必须尽可能的降低误判率来保证集成电路的安全性。

本发明是在现有硬件木马分类识别的基础上，提出了一种基于最小风险的概率神经网络的硬件木马检测方法，利用原始芯片的侧信道数据来训练神经网络，计算原始数据与训练数据的概率密度函数，借助贝叶斯最小风险准则实现无参数估计，将木马误识别风险降到最低，大大降低检测过程中的误识别率，进而提高集成电路的安全水平。

(一)参考文献

[1]Agrawal D,Baktir S,Karakoyunlu D,et al.Trojan Detection using ICFingerprinting[C]//IEEE Symposium on Security and Privacy.IEEE ComputerSociety,2007:296-310.

[2]J.Balasch,B.Gierlichs,and I.Verbauwhede,“Electromagnetic circuitfingerprints for hardware trojan detection,”EMC 2015,IEEE,2015.