[发明专利]用于多通道闪存设备的FPGA管脚扩展方法

说明书

本申请公开了一种FPGA管脚扩展的方法，用于多通道闪存设备，通过增加外置的CPLD直接连接各个内存芯片；所述FPGA通过CPLD接口连接CPLD,所述CPLD包括连接各个闪存芯片的片选管脚的片选接口，并向各个闪存芯片发送片选信号；还包括连接各个闪存芯片的状态管脚的状态接口，并接受从各个闪存芯片发送的状态信号。因此仅仅占用少量的管脚，所述FPGA即可无数量限制地连接多个闪存芯片并交换数据，使得每个通道可以挂载尽量多的闪存芯片，这就可以大大增加所述多通道闪存设备的存储容量。

技术领域

本申请涉及计算机和数据存储技术领域，尤其涉及的是一种用于多通道闪存设备的FPGA管脚扩展方法。

背景技术

FPGA(Field－Programmable Gate Array，现场可编程门阵列)是一种高密度的可编程的逻辑器件，用于实现基本逻辑功能、芯片之间互连、信号处理以及嵌入式处理，是在PAL(Programmable Array Logic，可编程阵列逻辑)、GAL(Generic Array Logic，通用阵列逻辑)、CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)等可编程器件的基础上进一步发展的产物。FPGA芯片主要由三部分组成，分别是IOE(input outputelement，输入输出单元)、LAB(logic array block，逻辑阵列块，对于Xilinx称之为可配置逻辑块CLB)和Interconnect(内部连接线)，其中IOE通过一系列的管脚与外部进行连接、交换数据。FPGA的管脚主要包括：用户I/O(User I/O)、配置管脚、电源、时钟及特殊应用的管脚等。

随着计算机和数据存储技术的发展，数据存储已经越来越多地使用闪存设备。因为相对于使用传统的机械硬盘来存储数据而言，闪存设备的读写速度更快，防震抗摔性更高，功耗更低，工作无噪音，工作温度范围较大，并且外形较传统的机械硬盘更轻薄。

大容量的闪存设备内部，通过FPGA嵌入式系统设计，由CPU和FPGA芯片构成控制电路，负责闪存阵列控制逻辑、数据传输控制等。FPGA通常包括4个通道(通道0，通道1，通道2，通道3)，每个通道挂载大量的闪存芯片。所述通道，通常就是指一个8位(8-bit)的总线(bus)。而当闪存设备对内部的闪存芯片进行读写操作时，首先所述通道的闪存控制器(Flash Memory Controller)会分别通过一个FPGA的FPGA片选信号管脚，向该通道中所连接的每个闪存芯片的闪存片选管脚，都发送一个片选信号(Chip Enable Signal,芯片使能信号)，通常为低电平信号，用于选择所要进行数据读写的闪存芯片，而每个闪存芯片也都必须通过另一个闪存状态管脚，向所述FPGA的另一个FPGA状态信号管脚，发送回一个状态信号(Status Signal))，以反馈其工作状态。换而言之，在每个通道中，每个闪存芯片，都必须连接和占用所述FPGA的至少两个管脚，用于接受片选信号及发送状态信号。

考虑到在一个闪存设备中，所挂载的闪存芯片的容量和数量决定了闪存设备的容量。通常，一个通道中会挂载多片闪存芯片，若挂载N片闪存芯片，则FPGA就需要分配2N个管脚来连接这些内存芯片，而且，这还仅仅只是用于传送片选信号和状态信号。则考虑到一个FPGA的管脚资源的数量有限，而大量的管脚还被浪费于仅仅传送片选信号和状态信号，故每个通道下所能挂载的内存芯片的数目也就非常有限了。这对于提高闪存设备的存储容量，非常不利。

因此，现有技术还有待于改进和发展。

发明内容

鉴于上述现有技术的不足，本申请的目的在于提供一种用于多通道闪存设备的FPGA管脚扩展方法，和一种多通道闪存设备中闪存芯片管理方法，以及多通道闪存系统，以使得所述FPGA可以挂载尽量多的闪存芯片，从而增加所述多通道闪存设备的存储容量。

本申请的技术方案如下：