[发明专利]用于改善带宽吞吐量的CPU插槽接触部

说明书

利用具有改善带宽吞吐量的CPU插槽接触主体的CPU插槽接触部来促进通过CPU插槽的高速数据传输。CPU插槽接触主体部分地从CPU插槽接触部悬挂并且可以包括空腔。CPU插槽接触主体包括大体上抵消CPU插槽接触部的电感性阻抗的电容性阻抗。抵消电感性阻抗使得CPU插槽接触部像阻抗匹配的同轴传输线那样操作，这使得能够实现比非阻抗匹配的传输线更好的带宽吞吐量。

技术领域

本公开内容涉及用于通过电组件连接改善带宽的系统和方法。

背景技术

下一代母板架构将支持比一些母板组件当前能支持的更快的速度。例如，第五代“PCI-快速”架构将支持高达每秒32千兆传递的差分信号速度，从而产生全双工联网配置中的每秒128千兆字节。不管某些母板组件以及下一代中央处理单元（“CPU”）的带宽潜力如何，在CPU和母板之间的插槽是当前CPU插槽设计中的瓶颈。特别地，当前CPU插槽接触部是在母板和CPU之间的带宽瓶颈，因为CPU插槽接触部具有不是被很好地设计用于较高频率操作的阻抗特性。

附图说明

随着以下的详细描述进行，并且在参考附图时，所要求保护的主题的各种实施例的特征和优点将变得显而易见，其中同样的标号标明同样的部分，并且其中：

图1是根据本文中所述的至少一个实施例的描绘了包括用于改善带宽吞吐量的CPU插槽接触部的说明性CPU插槽的示意图；

图2A、2B、2C和2D是根据本文中所述的至少一个实施例的描绘了带宽受限的一些说明性CPU插槽接触部以及改善CPU插槽中的带宽吞吐量的一些说明性CPU插槽接触部的示意图；

图3是根据本文中所述的至少一个实施例的描绘了耦合到第二绝缘CPU插槽接触部的第一绝缘CPU插槽接触部的说明性配置的示意图；以及

图4是根据本文中所述的至少一个实施例的制造CPU插槽接触部的说明性方法的高层级逻辑流程图。

尽管以下详细描述将参考说明性实施例而进行，但是对于本领域技术人员而言，许多可替换方案、修改及其变型将是显而易见的。

具体实施方式

根据本文中所述的至少一个实施例，利用具有改善带宽吞吐量的CPU插槽接触主体的CPU插槽接触部来促进通过中央处理单元（“CPU”）插槽的高速数据传输。CPU插槽接触主体部分地从CPU插槽接触部悬挂并且包括空腔。CPU插槽接触主体可以引起大体上抵消CPU插槽接触主体的电感性阻抗的电容性阻抗。抵消电感性阻抗可以使得CPU插槽接触部像阻抗匹配的同轴传输线那样操作，这使得能够实现比非阻抗匹配的传输线更好的带宽吞吐量。有利地，通过利用电容性阻抗来抵消CPU插槽接触部的电感性阻抗，CPU插槽接触部可以表现出较少的驻波反射损耗，并且因此可以提供经改善的高速数据吞吐量。

CPU插槽接触部可以是经冲压的（stamped）金属接触部。经冲压的金属接触部可以包括CPU插槽接触主体，所述CPU插槽接触主体具有金属特征用以创建与周围的CPU插槽接触主体（例如，接地引脚）的电容性交互。与周围的CPU插槽接触主体的该电容性交互可以减少与接触部设计相关联的阻抗失配以及损耗，并且可以将CPU插槽接触部的谐振频率推到更高的带，其可以支持更宽的频谱以及更高的数据速率。有利地，所公开的CPU插槽接触部可以通过使用现存的制造基础设施和分配通道来被制造。

提供一种CPU插槽接触部。CPU插槽接触部可以包括：焊球基底，所述焊球基底被配置成将CPU插槽接触部耦合到母板；接触尖端，所述接触尖端被配置成从CPU的着陆焊盘（landing pad）接收接触；弹簧臂，其耦合到所述接触尖端用于将接触尖端悬挂在距焊球基底的一个或多个距离处；耦合在所述焊球基底和弹簧臂之间的主干（spine）；以及耦合到所述主干并且被悬挂在所述弹簧臂和焊球基底之间的CPU插槽接触主体。所述焊球基底、接触尖端、弹簧臂、主干、以及CPU插槽接触主体可以由单件金属形成。