[发明专利]位线的筛选方法、装置、存储设备和存储介质

说明书

本发明实施例公开了一种位线的筛选方法、装置、存储设备和存储介质。所述方法包括：对相互独立的每一个待检测区域中所有位线以间隔施加相同电压的方式施加设定时间的第一检测电压和第二检测电压，对每一个待检测区域中的所有字线施加设定时间的截止电压；对每一个待检测区域进行检验编程操作，使每一个待检测区域中任意相邻的两个存储单元存储的数据均不同；校验每一个待检测区域中所有存储单元的存储数据是否与检验编程操作匹配；将存储数据与检验编程操作不匹配的存储单元对应的位线确定为失效位线。本发明实施例的技术方案解决了现有的失效位线检测方法难以检测出潜在失效位线的技术缺陷，实现了一次性快速、准确地检测出全部失效位线。

技术领域

本发明实施例涉及存储设备检测技术领域，尤其涉及一种位线的筛选方法、装置、存储设备和存储介质。

背景技术

对于半导体器件的大规模生产，通过对设计和制造后的半导体器件进行失效分析是提高产率、改善工艺技术可靠性和稳定性的重要手段。

对半导体存储器件而言，位线间的短路是一种常见的失效情况，位线的短路将使两条位线上的所有存储单元失去作用，使得存储芯片的存储容量降低，因此，针对半导体存储器件的位线失效分析是非常重要的。现有技术中，具体有通过电测试(chip probingtest)测量每两条位线之间的电压是否超过阈值，从而找出失效位线的位置，还有通过编程——检验的方式找出失效位线。

发明人在实现本发明的过程中，发现现有技术存在如下缺陷：难以检测出潜在的，需要通过一段时间的使用才会显现的失效位线。

发明内容

有鉴于此，本发明实施例提供了一种位线的筛选方法、装置、存储设备和存储介质，以优化现有的存储设备中失效位线的筛选方法。

在第一方面，本发明实施例提供了一种位线的筛选方法，包括：

分别对相互独立的每一个待检测区域中的所有位线以间隔施加相同电压的方式分别施加设定时间的第一检测电压和第二检测电压，同时分别对所述每一个待检测区域中的所有字线施加所述设定时间的截止电压，其中，所述第一检测电压与所述第二检测电压之间的电压差大于设定电压差值；

分别对所述每一个待检测区域进行检验编程操作，以使所述每一个待检测区域中任意相邻的两个存储单元所存储的数据均不相同；

校验所述每一个待检测区域中的所有存储单元的存储数据是否与所述检验编程操作匹配；

将所述存储数据与所述检验编程操作不匹配的存储单元所对应的位线确定为失效位线。

在上述方法中，优选的是，所述待检测区域具体为NAND FLASH中的一个BLOCK区域，或NOR FLASH中的一个BANK区域。

在上述方法中，优选的是，在所述将所述存储数据与所述检验编程操作不匹配的存储单元所对应的位线确定为失效位线之后，还包括：

分别判断所述每一个待检测区域中所包括的所述失效位线的数量是否大于设定阈值；

若所述待检测区域中所包括的所述失效位线的数量大于设定阈值，则弃用该待检测区域；

若所述待检测区域中所包括的所述失效位线的数量小于设定阈值，则确定所述待检测区域为可用区域。

在上述方法中，优选的是，还包括：

如果所述可用区域中所包括的所述失效位线的数量不为0，则使用该可用区域中的备用位线替代所述失效位线。

在上述方法中，优选的是，还包括：

使用属性为备用的一个所述可用区域替代一个被弃用的所述待检测区域。

在第二方面，本发明实施例提供了一种位线的筛选装置，包括：