[发明专利]标准单元测试电路版图及其优化方法、标准单元测试结构

说明书

一种标准单元测试电路版图及其优化方法、标准单元测试结构，标准单元测试电路版图包括：第一待测单元电路；第一待测单元电路包括：若干级第一标准单元；若干级第一标准单元排列成Y₁行*X₁列的阵列。若干级第一标准单元的连接关系采用鱼骨形的方式进行连接，节省了电路版图面积。其次，实际测试的第一标准单元的延时特性的精确度提高。综上，提高了标准单元测试电路版图的性能。

技术领域

本发明涉及集成电路性能测试领域，尤其涉及一种标准单元测试电路版图及其优化方法、标准单元测试结构。

背景技术

随着集成电路设计与制造的不断发展，对于标准单元库的设计需要越来越大，随之而来的对于标准单元库的延时和功耗的测试就必不可少。然而由于标准单元的延时较小，特别到了65纳米以下的深亚微米工艺，标准单元测试精度的要求也越来越严格。那么如何构建标准单元测试结构，才能有效而精确地评估出标准单元的延时，从而将更加准确地标准单元库设计参数交给客户参考，是一个越发重要的研究课题。

然而，现有的标准单元测试结构的性能有待提高。

发明内容

本发明解决的问题是提供一种标准单元测试电路版图及其优化方法、标准单元测试结构，以提高标准单元测试电路版图的性能。

为解决上述问题，本发明提供一种标准单元测试电路版图，包括：第一待测单元电路；所述第一待测单元电路包括：若干级第一标准单元，所述若干级第一标准单元为Y₁行*X₁列的阵列，Y₁为大于等于4的偶数，X₁为大于等于4的整数；第一行的第一标准单元中，相邻的第一标准单元连接；第Y₁行的第一标准单元中，相邻的第一标准单元连接；第i₁行第一列至第i₁行第j₁列的第一标准单元中，相邻的第一标准单元连接；第i₁行第j₁+1列至第i₁行第X₁列的第一标准单元中，相邻的第一标准单元连接；第i₁行第j₁列的第一标准单元与第i₁行第j₁+1列的第一标准单元断开；第i₁+1行第一列至第i₁+1行第j₁列的第一标准单元中，相邻的第一标准单元连接；第i₁+1行第j₁+1列至第i₁+1行第X₁列的第一标准单元中，相邻的第一标准单元连接；第i₁+1行第j₁列的第一标准单元与第i₁+1行第j₁+1列的第一标准单元断开；第i₁行第X₁列的第一标准单元与第i₁-1行第X₁列的第一标准单元连接，第Y₁行第一列的第一标准单元与第Y₁-1行第一列的第一标准单元连接，第Y₁行第X₁列的第一标准单元与第Y₁-1行第X₁列的第一标准单元连接，第i₁行第j₁列的第一标准单元与第i₁+1行第j₁列的第一标准单元连接，第i₁行第j₁+1列的第一标准单元与第i₁+1行第j₁+1列的第一标准单元连接；第二行第一列的第一标准单元与第一行第一列的第一标准单元断开；i₁为大于等于2且小于等于Y₁-2的偶数，j₁为大于等于2且小于等于X₁-2的整数；当i₁为大于等于4且小于等于Y₁-2的偶数时，第i₁行第一列的第一标准单元与第i₁-1行第一列的第一标准单元连接。