[发明专利]一种复合内钝化层双沟槽结构大功率整流器件应用芯片

说明书

本发明提供一种复合内钝化层双沟槽结构大功率整流器件应用芯片，芯片台面为两并列的双沟槽设计，芯片上层掺杂层为P型掺杂层，下掺杂层为衬底N型掺杂层，在上下掺杂层表面电镀金属层，沟槽侧面和底部采用纳米级的氧化膜以及多晶硅加氮化硅加特种玻璃组份材质的钝化膜对芯片P/N结进行保护，双沟槽钝化膜依次层叠有纳米级微高纯度氧化层、多晶硅薄膜、氮化硅薄膜、玻璃层，双沟槽设计改善了切割对沟槽侧面和底部钝化层带来的损伤，复合钝化层物质使本发明的芯片具有500℃结温特性，提高了芯片可靠性和稳定性。

技术领域

本发明涉及一种半导体器件，更具体地说涉及一种复合内钝化层双沟槽结构大功率整流器件应用芯片。

背景技术

在半导体整流器件领域，现有技术大是对单晶硅片两侧掺杂不同的离子，形成P/N结具有单向导通特性的硅片，再对所述硅片在行和列方向腐蚀开单沟槽处理，在沟槽侧面和底部进行钝化层保护P/N结，从单沟槽中间位置切割分离成独立的单个芯片。但是，一方面，在由硅片进行切割成型变成一个独立芯片时，采用机械切割或激光切割等分离方式在沟槽中间位置分离，分离方式对钝化层保护膜所造成的损伤在切割过程中无法完全避免，在钝化层形成微小纳米级、微米级的损伤，使得芯片在后续的封装和使用中存在着潜在失效的风险和可能；另一方面，目前对整流器件的芯片的P/N结钝化保护的物质是玻璃或者SIPOS（掺氧多晶硅）复合钝化膜，鉴于玻璃和SIPOS（掺氧多晶硅）复合钝化膜的物质物理特性，目前国内采用玻璃或SIPOS（掺氧多晶硅）作为P/N结钝化层保护膜的芯片仅能满足100度结温及以下的环境应用，在高温或高压环境下可靠性差，芯片反向漏电流上升，芯片失效比例高。

发明内容

本发明要解决的技术问题在于改善硅片切割过程中对沟槽钝化膜的损伤，同时改善玻璃或SIPOS（掺氧多晶硅）作为P/N结钝化层保护膜的高温度特性不高的缺点，从以上两点解决芯片的低可靠性和差稳定性问题。

为了解决芯片的低可靠性和差稳定性问题，本发明提供一种复合内钝化层双沟槽结构大功率整流器件应用芯片采用双沟槽钝化保护，沟槽侧面和底部钝化层采用纳米级的氧化膜以及多晶硅加氮化硅加特种玻璃组份材质的复合钝化膜。

所述芯片采用双沟槽设计，分离硅片的切割位置不在沟槽位置，避免了切割过程中对沟槽侧面和底部的钝化层的损伤，提高芯片的可靠性和稳定性，同时，改变沟槽钝化层的物质成分，进一步提高芯片的温度特性和可靠性。

本发明所述芯片由中间层半导体本体及依附在中间层半导体本体的上掺杂

层和下掺杂层组成的芯片体、台面、上电极金属层、下电极金属层；所述上电极金属层位于芯片体双沟槽复合多层钝化区的中间上方，下电极金属层位于下掺杂层的外侧。

作为本发明掺杂层设计的更进一步的改进，上掺杂层为P型掺杂层，下掺杂层为衬底N型掺杂层。

作为本发明双沟槽设计的更进一步的改进，双沟槽中间位置间距=4/5芯片台面宽度。

双沟槽侧面和底部的复合钝化膜依次层叠有纳米级微高纯度氧化层、多晶硅薄膜、氮化硅薄膜、玻璃层。

与现有技术相比，本发明的复合内钝化层双沟槽结构大功率硅整流器件应用芯片，具有以下优点：由于采用了台面为两并列的双沟槽，双沟槽的侧面和底部为钝化保护区域，可以将芯片在由硅片进行分离变成一个独立芯片时，可能产生的任何微小损伤所带来的潜在失效的风险排除在外，双沟槽结构的芯片分离之损伤全部留在了芯片的非工作区内，令任何损伤不涉及到芯片工作时的台面，从而有效地保证了产品的优良特性及高的可靠性和稳定性。

本发明采用纳米级的氧化膜以及多晶硅加氮化硅加特种玻璃组份材质的复合钝化膜对沟槽P/N结保护，实现芯片结温达到200摄氏度以上，并结合碳化硅半导体材料可实现芯片结温达到500摄氏度以上。

附图说明：

图1为本发明实施例结构示意图。