[发明专利]一种具有介质阻挡层的槽栅DMOS器件

说明书

一种具有介质阻挡层的槽栅DMOS器件，属于功率半导体技术领域。本发明在传统槽栅DMOS器件结构的基础上，在源区和接触区的下方沿沟槽延伸方向交替设置具有不同掺杂浓度和结深的体区，并且浅结、高浓度体区下方还设置与源区位置相对应的介质阻挡层，隔绝了源区下方的电流通路，进而能够引导雪崩电流避开浅结、高浓度体区，直接经由接触区流走，由此防止了寄生BJT的开启。本发明通过阻断寄生BJT的开启。提高了器件的UIS耐量，进而提升了器件的抗UIS失效能力。同时，因为深结、低浓度体区下方没有介质阻挡层，这样在器件正向导通时，载流子电流仍然可以通过反型的深结、低浓度体区流出，因此器件的导通特性和阈值电压不会受到负面影响。

技术领域

本发明属于功率半导体技术领域，具体涉及一种具有介质阻挡层的槽栅DMOS器件。

背景技术

功率半导体器件是实现电能转换和控制必不可少的核心器件。功率MOSFET因其开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好等优点，成为了目前应用最为广泛的功率器件。功率MOSFET的系统应用要求其具有更低功率损耗的同时，在高电应力下也应当具有更高的可靠性。因此可靠性对于功率MOSFET的系统应用至关重要。研究表明，器件在动态过程中发生是失效，与其在静态过程中的失效相比，失效率高，失效机理也更加复杂。而非箝位感性负载下的开关过程(Unclamped Inductive Switching，UIS)通常被认为是功率DMOS在应用中所能面临的最极端的电应力情况。因为在系统回路中存在非箝位电感负载时，导通状态下存储在电感中的能量会在关断时全部由DMOS释放，高电压和大电流将同时施加在功率DMOS上，极易造成器件失效。因此，因此器件的抗UIS失效能力常被用于评定功率DMOS的可靠性，而UIS耐量是衡量功率DMOS的抗UIS失效能力的重要参数。

业内普遍认为寄生BJT(Bipolar Junction Transistor，双极型晶体管)的开启是引起UIS过程中功率MOSFET失效的重要原因之一。UIS的失效通常被认为是器件“主动”模式，这是因为源漏之间的寄生BJT会在发生UIS雪崩时导通，导通后流过体内的大电流将使器件迅速升温，最终使器件损坏。以为N沟道功率DMOS器件为例，如图1所示，其N+源区7作为寄生BJT的发射区，N-漂移区3构成寄生BJT的集电极区，而P-body区9作为基区。当上述功率DMOS器件发生雪崩击穿时，雪崩电流经由N+源区7下方的P-body区6到达P+接触区8，而雪崩电流流经寄生BJT的基区时，由于P-body区9本身存在电阻必然会产生正向压降，当压降大于寄生BJT的正向导通压降时，寄生BJT的发射极正偏，进入正向放大工作区，放大雪崩电流，造成器件的热烧毁。

目前，业内用以提高DMOS器件的抗UIS失效能力的方法主要是通过减小寄生BJT的基区电阻来抑制其开启。然而，这种方法并不能杜绝寄生BJT的开启，也就无法避免雪崩击穿所引起的器件UIS主动失效模式；另外，通过高能量的硼注入或深扩散来仅仅只能在一定限度上减小基区电阻，并不能无限降低寄生BJT的基区电阻，否则会增加器件的阈值电压。

发明内容

鉴于上文所述，本发明针对现有用以提高器件抗UIS失效能力所存在的缺陷，提供一种通过有效防止寄生BJT开启而具有高UIS耐量的槽栅DMOS器件。

本发明的技术方案如下：

一种具有介质阻挡层的槽栅DMOS器件，包括金属化漏极1、第一导电类型半导体掺杂衬底2、第一导电类型半导体掺杂漂移区3、栅电极5、栅介质层6、第二导电类型半导体体区、第一导电类型半导体掺杂源区7、第二导电类型半导体掺杂接触区8和金属化源极11；