[发明专利]对串行接口发射信号进行时控信号整形以形成输出信号的设备

说明书

本发明涉及一种用于对串行接口发射信号进行信号整形以形成输出信号的设备以及相应的方法。当增量/减量计数器处于其输出状态中且在发射信号上没有出现边沿时，增量/减量计数器不计数。当在发射信号上出现边沿时，增量/减量计数器以第一步幅与时钟同步地计数。当在发射信号上已经出现边沿且规定时间的一半还没有过去时，增量/减量计数器以第一步幅与时钟同步地计数。当在发射信号上已经出现边沿且规定时间的一半已经过去时，增量/减量计数器以第二步幅与时钟同步地计数。当增量/减量计数器的计数器读数在计数过程期间等于输出计数器值或与输出计数器值相交时，增量/减量计数器结束计数过程。积分器对计数器读数求积分并且产生输出信号。

技术领域

本发明涉及一种用于对串行接口发射信号进行信号整形以形成输出信号的方法和设备。

背景技术

在串行数据总线中，减少电磁辐射是一项重要任务。在这种串行数据总线通信信号中的脉冲成形通常借助于模拟电路组件或借助于数字范围中的查找表实现。模拟电路在集成到微电子电路中的情况下是不利的。其经常引起测试时间的增加并且通常容易受制造波动的影响。基于查找表的解决方案通常非常耗费芯片面积，因此成本高。

希望通过使电流调制的信号的边沿形成倒角，来改进这种数据总线的辐射特性。但是，在此希望发现一种尽可能成本有利的解决方案且在集成到微电子电路中的情况下仅具有较低的芯片面积需求。

发明内容

本发明因此基于以下目的：实现不具有现有技术的上述缺点且具有其它优点的解决方案。

所述目的通过根据权利要求1的设备实现。

所述目的借助于被控制的计数器和连接在其后方的积分器实现，该计数器既能增量计数又能减量计数。借助于时钟分配器和计数器步幅可以非常简单地使边沿的长度参数化。输出则可以借助于DAC重新转换为模拟信号并随后通过总线传输。

所提出的设备具有两个单元、即被控制的计数器和简单的积分器，它们可以非常简单地在数字范围中实现。

输入信号(输入)相当于待发送的通信信号。在这种情况下，其具有两个不同的状态(‘0‘和‘1‘)。

在输出处的上升边沿中，被控制的计数器开始增量计数。计数器的步幅在此优选地与边沿的高度相关。特别优选的是，步幅与边沿的高度成比例。比例系数优选地可调节或可编程。在被调节的边沿时间的一半之后使方向反转并且计数器开始以相同的步幅倒数计数。当计数器达到其输出值、优选零时，计数器重新停止。为了实现反转，比较器将计数器读数与被调节的记录值相比较，该记录值代表在被调节的边沿时间的一半时的值。

在输出处的下降边沿中，被控制的计数器从其输出状态起开始减量计数。计数器的步幅在此也优选地与边沿的高度相关。特别优选的是，步幅与边沿的高度成比例。比例系数优选地可调节或可编程。在被调节的边沿时间的一半之后使方向重新反转并且计数器以相同的步幅重新增量计数。

该计数器的输出端(Ausgang)通过积分器求积分并且在输出信号(输出)上得出形成倒角的边沿，如图2中所示。

替代积分器也可以使用其它的、主要是求积分的过滤器。在此重要的是，当计数器的输出端处于输出状态时，这种过滤器的输出端的信号变化在最后时刻达到零。就此而言，积分器在此也可以理解为另一种求积分的过滤器。

积分器或求积分的过滤器的输出信号可以借助于数模转换器转换为模拟电压或模拟电流。

借助于计数器的步幅和边沿时间的时间长度可以非常简单地调整边沿的速度。