[发明专利]一种相位同步低相噪锁相频率合成装置

说明书

本发明公开了一种相位同步低相噪锁相频率合成装置，晶振的输出端连接辅锁相模块的参考鉴相端，所述辅环路滤波器分别连接辅锁相模块的输出端和VCXO的压控端，所述主锁相模块的参考鉴相端连接VCXO的输出端，所述主环路滤波器分别连接主锁相模块的输出端和VCO的压控端，VCO的的输出端连接在功分器的合路端，所述功分器输出端分别连接辅锁相模块和主锁相模块的反馈鉴相端。利用主环得到低相噪和小步进密跳频率输出，同时利用辅环对输出信号相位进行控制修正，实现输出信号相位与参考信号严格同步，即任意状态下，输出信号与参考信号保持严格的固定关系，实现任意状态下相位同步。

技术领域

本发明涉及一种相位同步和锁相频率合成技术，尤其涉及的是一种相位同步低相噪锁相频率合成装置。

背景技术

在目前的频率合成方式中，锁相频率合成由于其设计灵活、频率多变、电路简洁、相噪较优的特点得到广泛应用。在锁相频率合成电路设计中，鉴相频率是一个关键参数。低相噪设计中希望鉴相频率高，频率密跳变时希望鉴相频率低。为兼顾这两方面的需求，出现了小数分频频率合成器。

而现有的小数锁相频率合成技术，鉴相频率高、等效反馈分频比小，具有低相噪、密跳频，但任意开机状态下，输出信号与参考信号相位不严格同步，存在随机相差；而现有的整数锁相频率合成技术，具有输出信号与参考信号相位不同步，但密跳频时，鉴相频率低、等效反馈分频比大，相位噪声差。

发明内容

本发明所要解决的技术问题在于：如何同时满足低相噪、密跳频以及多路信号相位同步，提供了一种相位同步低相噪锁相频率合成装置。

本发明是通过以下技术方案解决上述技术问题的，本发明包括晶振、主回馈环路和辅回馈环路，所述辅回馈环路包括辅锁相模块、辅环路滤波器、压控晶振VCXO，所述主回馈环路包括主锁相模块、主环路滤波器、压控振荡器VCO和功分器，所述晶振的输出端连接辅锁相模块的参考鉴相端，所述辅环路滤波器分别连接辅锁相模块的输出端和VCXO的压控端，所述主锁相模块的参考鉴相端连接VCXO的输出端，所述主环路滤波器分别连接主锁相模块的输出端和VCO的压控端，VCO的的输出端连接在功分器的合路端，所述功分器输出端分别连接辅锁相模块和主锁相模块的反馈鉴相端。

所述主锁相模块包括主鉴相器和小数分频器，所述辅锁相模块包括辅鉴相器和整数分频器，所述晶振的输出端连接辅鉴相器的输入端，所述辅鉴相器、辅环路滤波器、VCXO依次连接，所述VCXO的输出端连接主鉴相器的输入端，所述主鉴相器、主环路滤波器、VCO和功分器依次连接，所述功分器输出端分别连接小数分频器和整数分频器的输入端，所述小数分频器的输出端连接到主鉴相器，所述整数分频器的输出端连接到辅鉴相器。

所述主鉴相器的参考鉴相端和反馈鉴相端的信号同相，所述辅鉴相器的参考鉴相端和反馈鉴相端的信号同相。

所述辅鉴相器的反馈鉴相端与整个合成装置的输出为整数倍频。

本发明相比现有技术具有以下优点：本发明的频率合成技术同时满足低相噪、密跳频、信号相位同步3个条件。本发明使用双环路实现，利用主环得到低相噪和小步进密跳频率输出，同时利用辅环对输出信号相位进行控制修正，实现输出信号相位与参考信号严格同步，即任意状态下，输出信号与参考信号保持严格的固定关系，实现任意状态下相位同步。VCXO频率高于晶振频率。主环为小数分频，可以做到密跳频，使用较高参考频率有利于低相噪。输出信号相位受辅环整数分频锁相限制，实现相位同步。

附图说明

图1是本发明的结构示意图；

图2是实施例2的结构示意图。

具体实施方式

下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

实施例1