[发明专利]包括裸芯上终止电路的存储器器件

说明书

一种存储器器件包括：第一存储器芯片，其包括第一裸芯上终止电路ODT，该第一裸芯上终止电路包括第一ODT电阻器；第二存储器芯片，其包括第二裸芯上终止电路ODT，该第二裸芯上终止电路包括第二ODT电阻器；至少一个接收至少一个芯片使能信号的芯片使能信号引脚，其中该至少一个芯片使能信号选择性地使能第一存储器芯片和第二存储器芯片中的至少一个；以及被共同连接到第一存储器芯片和第二存储器芯片的ODT引脚，其接收ODT信号，其中该ODT信号定义了针对第一ODT电路和第二ODT电路中的至少一个的使能时段，并且响应于该ODT信号和该至少一个芯使能信号，使能第一ODT电阻器和第二ODT电阻器中的一个以终止由第一存储器芯片和第二存储器芯片中的至少一个接收的信号。

相关申请的交叉引用

本申请要求于2017年11月3日向韩国知识产权局提交的申请号为10-2017-0146179的韩国专利申请的权益，其全部内容通过引用合并于此。

技术领域

本发明构思涉及存储器器件，并且更具体地涉及包括裸芯上终止(On-Die-Termination，ODT)电路的存储器器件、包括该存储器器件的存储设备以及该存储设备的操作方法。

背景技术

存储设备可以包括非易失性存储器和被配置为控制非易失性存储器的控制器。在与包括高速存储器(诸如动态随机存取存储器(Dynamic Random-Access Memory，DRAM)或静态随机存取存储器(Static Random-Access Memory，SRAM))的存储器系统中的信号通信相比时，在常规存储器系统中，非易失性存储器和控制器之间的信号通信经常以相对低的操作频率执行。并且在历史上，在非易失性存储器和控制器之间通信的信号的完整性(或鲁棒性)在合并这样的存储器系统的存储设备的整体性能中已经不是关键因素。然而，最近，对高速存储设备的需求正在上升，并且信号完整性已经成为计算系统和/或移动通信系统中的(多个)存储设备的设计和操作中的非常重要的因素。

发明内容

根据本发明构思的一方面，提供了存储器器件，该存储器器件包括：第一存储器芯片，其包括第一裸芯上终止(on-die Termination,ODT)电路(其包括第一ODT电阻器)；第二存储器芯片，其包括第二ODT电路(其包括第二ODT电阻器)；至少一个芯片使能信号引脚，其接收至少一个芯片使能信号，其中所述至少一个芯片使能信号选择性地使能第一存储器芯片和第二存储器芯片中的至少一个；和共同地连接到第一存储器芯片和第二存储器芯片的、接收ODT信号的ODT引脚，其中所述ODT信号为第一ODT电路和第二ODT电路中的至少一个定义使能时段，并且响应于ODT信号和至少一个芯片使能信号，第一ODT电阻器和第二ODT电阻器中的一个被使能终止由第一存储器芯片和第二存储器芯片中的至少一个接收的信号。

根据本发明构思的一方面，提供了控制存储器器件的方法，该存储器器件包括第一存储器芯片和第二存储器芯片，该第一存储器芯片包括第一裸芯上终止(ODT)电路，该第二存储器芯片包括第二ODT电路。该方法包括：响应于读取使能信号、芯片使能信号和选择第一存储器芯片和未选择第二存储器芯片的ODT信号中的至少一个，在未选择第二存储器芯片时，使用第二存储器芯片中的ODT电阻器终止由第二存储器芯片接收的信号；接收写入数据；以及在使用第二ODT电阻器终止由第二存储器芯片接收的信号的同时执行第一存储器芯片中的写入操作。

根据本发明构思的一方面，提供了控制存储器器件的方法，该存储器器件包括第一存储器芯片和第二存储器芯片，所述第一存储器芯片包括第一裸芯上终止(ODT)电路，所述第二存储器芯片包括第二ODT电路。该方法包括：响应于读取使能信号、芯片使能信号和选择第一存储器芯片和未选择第二存储器芯片的ODT信号中的至少一个，在未选择第二存储器芯片时，使用第二存储器芯片中的第二ODT电阻器终止由第二存储器芯片接收的信号，以及在使用第二ODT电阻器终止由第二存储器芯片接收的信号的同时执行第一存储器芯片中的读取操作。

附图说明