[发明专利]全芯片静电释放网络

说明书

本发明公开了一种全芯片静电释放网络，包含有电源钳位电路，以及多个IO单元；所述的电源钳位电路，跨接于电源与地之间，所述的电源钳位电路还包含ESD侦测电路，用于侦测ESD信号，并在侦测到ESD信号后会产生一个触发信号；所述的多个IO单元，是多个并联并与电源钳位电路同样跨接于电源和地之间，所述的IO单元，每个单元均具有IO口，所述的IO口是会受到静电放电的影响的IO口；所述的IO单元，均包含有前驱电路、控制电路以及后驱电路，所述控制电路及后驱电路连接电源和地；所有IO单元的前驱电路均连接到ESD侦测电路的ESD触发信号端以接收ESD触发信号，然后前驱电路的输出端产生相应的控制信号提供给控制电路。

技术领域

本发明涉及半导体器件设计与制造领域，特别是指一种全芯片静电释放网络。

背景技术

静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在多个领域造成严重危害。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。

随着半导体集成电路的制造工艺的特征尺寸越来越小，芯片单元的尺寸也越来越小，芯片的抗静电能力越来越变得重要。静电往往会导致半导体组件以及计算机系统等形成一种永久性毁坏，因而影响集成电路的电路功能，而使电子产品工作不正常，所以必须增加保护电路来保护芯片不受静电放电现象的破坏。

通常情况下全芯片的静电释放(ESD)网络是由若干个IO单元(IO(1)～IO(n))和电源钳位单元(Power Clamp)组成，IO单元又包含有前驱电路Pre-driver以及后驱电路CMOS。在全芯片当中某一个IO单元对地进行正向静电泄放的时候，静电电流会通过IO单元里面的驱动PMOS的寄生的正向二极管泄放到电源线上，再通过电源钳位单元里面大的ESD NMOS将静电电荷泄放到地上，如图1中虚线显示的电流路径。此时其他的IO单元的驱动管处在一种不确定的状态，不能帮助泄放静电电荷，影响了整个器件的抗静电能力。

发明内容

本发明所要解决的技术问题在于提供一种全芯片静电释放网络，提高整个芯片的ESD能力。

为解决上述问题，本发明所述的全芯片静电释放网络，包含有电源钳位电路，以及多个IO单元；

所述的电源钳位电路，跨接与电源与地之间，所述的电源钳位电路还包含有ESD侦测电路，用于侦测ESD信号，并在侦测到ESD信号后会产生一个触发信号；

所述的多个IO单元，是多个并联并与电源钳位电路同样跨接于电源和地之间，所述的IO单元，每个单元均具有IO口，所述的IO口是会受到静电放电的影响的IO口；

所述的IO单元，均包含有前驱电路、控制电路以及后驱电路，所述控制电路及后驱电路连接电源和地；

所有IO单元的前驱电路均连接到ESD侦测电路的ESD触发信号端以接收ESD触发信号，然后前驱电路的输出端产生相应的控制信号提供给控制电路。

进一步地，所述的IO单元中的后驱电路为CMOS，包含有一PMOS及一NMOS，两者串联后分别连接电源和地，串联的节点为IO端口。

进一步地，所述IO单元的控制电路包含一NMOS及一PMOS，NMOS的漏极及PMOS的漏极分别接前驱电路的输出端，NMOS的栅极接ESD触发信号，并通过一反相器接PMOS的栅极，PMOS的源极接电源，NMOS的源极接地。

进一步地，所述IO单元的前驱电路的输出端还分别连接CMOS的两个栅极。

进一步地，所述的电源钳位电路包含有一静电释放晶体管，其用于将电源上的静电向地线释放，该晶体管是一个尺寸远大于其他晶体管的NMOS管。