[发明专利]迹线上凸块结构的迹线布局方法在审
申请号: | 201810903139.5 | 申请日: | 2013-01-05 |
公开(公告)号: | CN109165431A | 公开(公告)日: | 2019-01-08 |
发明(设计)人: | 曾裕仁;陈冠宇;吴胜郁;余振华;李明机;陈承先;郭庭豪 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50;H01L23/488;H01L23/31;H01L23/498;H01L21/60 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 迹线 上凸块 处理参数 封装元件 设计参数 热膨胀系数 金属迹线 桥接 邻近 分析 | ||
1.一种设计封装件的方法,该方法包括:
使用计算机处理器,确定第一封装元件和第二封装元件之间的热膨胀系数的差异;
使用所述计算机处理器,分析所述第一封装元件的第一迹线布局,所述第一迹线布局包括多条导电迹线;以及
使用所述计算机处理器,基于所述第一封装元件和所述第二封装元件之间的热膨胀系数的差异修改所述第一迹线布局,以形成所述第一封装元件的第二迹线布局,
其中,所述第一迹线布局的修改与所述第一封装元件的中心与所述第二封装元件的中心是否对准无关。
2.根据权利要求1的方法,还包括:
确定所述第一封装元件和所述第二封装元件的处理参数,所述处理参数包括:
第一温差,所述第一温差是所述第一封装元件的焊料凝固温度和室温之间的温度差;和
第二温度差,所述第二温差是所述第二封装元件的焊料凝固温度和室温之间的温度差;以及
使用所述计算机处理器,基于所述第一封装元件和所述第二封装元件的处理参数进一步修改所述第一迹线布局。
3.根据权利要求1所述的方法,其中,所述第一封装元件是封装衬底,并且所述第二封装元件是器件管芯。
4.根据权利要求1所述的方法,其中,修改所述第一迹线布局还包括:
所述多条导电迹线中的一个或多个的移位是在垂直于边缘并且朝向或远离第一封装元件的中心的方向上。
5.根据权利要求1所述的方法,其中,分析所述第一迹线布局仅在所述第一封装元件的拐角区域中执行,其中,所述拐角区域与所述第一封装元件的拐角相邻,并且所述拐角区域包括所述多条导电迹线中的一条或多条。
6.根据权利要求5所述的方法,其中,所述拐角区域中的所述多条导电迹线中的一条或多条基本上垂直于所述第一封装元件的边缘。
7.根据权利要求1所述的方法,其中,所述第二封装元件包括多个导电凸块,所述多条导电迹线被配置为与所述多个导电凸块配合。
8.一种用于修改基板布局的方法,所述方法包括:
确定第一基板和第二基板之间的热膨胀系数的差值,其中,所述第一基板包括多条金属迹线,所述第二基板包括多个金属凸块;
确定所述第一基板和所述第二基板的处理参数,所述处理参数包括:
第一温度差,所述第一温度差是所述第一基板的焊料凝固温度和室温之间的温度差;和
第二温度差,所述第二温度差是所述第二基板的焊料凝固温度和室温之间的温度差;
分析所述第一基板的所述多条金属迹线的第一迹线布局;以及
计算所述第一基板的第二迹线布局,所述第二迹线布局基于所述第一迹线布局,其中,所述第二迹线布局移动所述多条金属迹线中的一条或多条以补偿所述第一基板和所述第二基板之间的热膨胀系数的差值,
其中,所述多条金属迹线中的一条或多条的补偿与所述第一基板的中心和所述第二基板的中心是否对准无关。
9.根据权利要求8所述的方法,其中,所述第一基板是封装基板,而所述第二基板是器件管芯。
10.根据权利要求8所述的方法,其中,分析所述第一迹线布局仅在所述第一基板的角部区域实施,所述角部区域邻近所述第一基板的角部,并且所述角部区域包括所述多条金属迹线中的一条或多条。
11.根据权利要求10所述的方法,其中,所述角部区域中的多条金属迹线中的一条或多条基本垂直于所述第一基板的边缘。
12.根据权利要求8所述的方法,其中,在垂直于所述第一基板的边缘且朝向或远离所述第一基板的中心的方向上移动所述多条金属迹线中的一条或多条。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810903139.5/1.html,转载请声明来源钻瓜专利网。