[发明专利]FPGA逻辑捕获处理显示套件及其使用方法

说明书

本发明公开了一种FPGA逻辑捕获处理显示套件及其使用方法，套件包括：FPGA内嵌逻辑，为标准FPGA IP核，且具有固定不变的上下位机接口及接口协议和片外存储器读写接口及接口协议，且FPGA内嵌逻辑具有数量可变的触发输入端口及数据输入端口；上位机显控软件，上位机显控软件通过FPGA芯片外存储器与FPGA内嵌逻辑进行捕获数据缓存及交互，且对触发条件和触发运行方式进行设置，并根据FPGA内嵌逻辑反馈的捕获状态信息读取FPGA片外存储器缓存的捕获数据，以对数据进行处理、显示和存储。该套件通过片外大容量存储、高速传输总线和GPU加速技术，实现更大容量的数据捕获、更快的数据上传，更快的数据处理和显示。

技术领域

本发明涉及电子测量技术领域，特别涉及一种FPGA(Field－Programmable GateArray，可编程的半定制逻辑集成芯片)逻辑捕获处理显示套件及其使用方法。

背景技术

由于具有可重构特性、可进行并行计算且能够实现灵活的对外接口，近年来FPGA被广泛应用于高速信号处理、IC验证、机器学习、硬件加速等领域。

为便于FPGA芯片内部功能验证，FPGA厂商提供了内嵌的在线逻辑分析工具，如Xilinx的ChipScope、Intel(原Altera)的SignalTap等。这些逻辑分析工具相对专用数字信号调试设备(如逻辑分析仪、示波器、频谱仪等)来说具有灵活性好、成本低、可观测FPGA芯片内部任意信号的优点。

FPGA厂商提供的内嵌逻辑分析工具同时也存在着一些不足。首先，FPGA厂商提供的内嵌逻辑分析工具要占用FPGA内部宝贵的存储器资源，且会影响原有用户逻辑的布局布线结果。当前性能较高的FPGA芯片内部块RAM资源在几十MB量级，因此，FPGA厂商提供的内嵌逻辑分析工具单次捕获数据量很小，仅能支持MB级，不能满足大数据量连续捕获分析需求。其次，FPGA厂商提供的内嵌逻辑分析工具通过JTAG接口实现波形显控界面与FPGA间的数据交互，数据交互速率很低。再次，FPGA厂商提供的内嵌逻辑分析工具数据接口不便，不易将捕获数据导出到主流信号分析软件进行事后分析。最后，FPGA厂商提供的内嵌逻辑分析工具仅能对数字逻辑进行简单的数字及模拟波形的显示，不能基于捕获波形进行二次处理(如插值、滤波、频谱分析等)，不利于系统级功能调试。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明的一个目的在于提出一种FPGA逻辑捕获处理显示套件，该套件具有不占用FPGA片内宝贵RAM资源、对FPGA编译结果影响小、可实现高达GB量级的数据存储容量、数据传输速率可达百MB/s量级、数据接口灵活、二次开发及扩展能力良好等优点。

本发明的另一个目的在于提出一种FPGA逻辑捕获处理显示套件的使用方法。

为达到上述目的，本发明一方面实施例提出了一种FPGA逻辑捕获处理显示套件，FPGA芯片的外围电路中至少包括片外存储器和与上位机通信的总线接口，其中，所述套件包括：FPGA内嵌逻辑，所述FPGA内嵌逻辑为标准FPGA IP核，在FPGA工程中嵌入IP后，根据需求进行相应设置及端口连接后，将所述IP跟随整个所述FPGA工程一起进行编译，所述FPGA内嵌逻辑具有固定不变的上下位机接口及接口协议和片外存储器读写接口及接口协议，且所述FPGA内嵌逻辑具有数量可变的触发输入端口及数据输入端口；上位机显控软件，所述上位机显控软件通过FPGA芯片外存储器与所述FPGA内嵌逻辑进行捕获数据缓存及交互，且对触发条件和触发运行方式进行设置，并根据所述FPGA内嵌逻辑反馈的捕获状态信息读取所述FPGA片外存储器缓存的捕获数据，以对数据进行处理、显示和存储。