[发明专利]FPGA逻辑捕获处理显示套件及其使用方法

权利要求书

1.一种FPGA逻辑捕获处理显示套件，其特征在于，FPGA芯片的外围电路中至少包括片外存储器和与上位机通信的总线接口，其中，所述套件包括：

FPGA内嵌逻辑，所述FPGA内嵌逻辑为标准FPGA IP核，在FPGA工程中嵌入IP后，根据需求进行相应设置及端口连接后，将所述IP跟随整个所述FPGA工程一起进行编译，所述FPGA内嵌逻辑具有固定不变的上下位机接口及接口协议和片外存储器读写接口及接口协议，且所述FPGA内嵌逻辑具有数量可变的触发输入端口及数据输入端口；其中，所述FPGA内嵌逻辑包括：上下位机接口模块，用于与所述上位机显控软件的配置及状态信息进行交互；触发产生模块，用于根据所述上下位机接口模块输出的相关配置信息及所述FPGA内嵌逻辑的触发输入信号进行触发生成触发标志；数据捕获模块，用于根据所述触发产生模块发送的所述触发标志进行数据捕获，并将捕获状态信息反馈给所述上下位机接口模块，并且将捕获到的数据通过标准存储器接口及协议写入到符合接口要求的所述FPGA芯片的片外存储器中；

上位机显控软件，所述上位机显控软件通过FPGA芯片片外存储器与所述FPGA内嵌逻辑进行捕获数据缓存及交互，且对触发条件和触发运行方式进行设置，并根据所述FPGA内嵌逻辑反馈的捕获状态信息读取所述FPGA片外存储器缓存的捕获数据，以对数据进行处理、显示和存储，其中，所述FPGA内嵌逻辑与所述上位机显控软件通过高速总线协议进行数据交互；具体地：

所述上位机显控软件利用GPU对数据处理和图形显示进行加速，并通过插件方式进行扩展，以增加针对具体应用的数据处理算法和显示方法；所述上位机显控软件负责发出数据捕获指令、读取下位机存储器中捕获到的数据、把数据经处理后进行显示和存储；所述上位机显控软件从数据定义文件中获得原始数据的总位宽，以及各数据的bit位范围，并在界面上显示可用的触发信号，用户选择各个触发信号的具体触发条件，用户设定完毕后，启动捕获过程，所述上位机显控软件下发具体捕获指令，并等待下位机完成捕获过程；

当所述上位机显控软件检测到下位机已经完成捕获时，开始读取预定存储器中的数据，原始数据被放入GPU一侧，并根据数据的bit位定义，利用GPU程序进行数据拆解和转换；如果需要进行FFT变换时，通过GPU端进行变换；最终得到时域和对应的频域数据直接用作图形显示；将计算结果也复制到CPU端。

2.根据权利要求1所述的FPGA逻辑捕获处理显示套件，其特征在于，所述FPGA内嵌逻辑在随所述FPGA工程编译时，自动生成具有预设格式的数据格式定义文件，并且通过所述数据格式定义文件向所述上位机显控软件传递FPGA逻辑例化信息。

3.根据权利要求2所述的FPGA逻辑捕获处理显示套件，其特征在于，所述FPGA逻辑例化信息包括FPGA工程版本信息、使用的外部存储器类型、缓存深度、触发端口总数量及总位宽、数据端口总数量及总位宽、各个触发端口的名称、所述各个触发端口的类型、所述各个触发端口的位宽、所占用的触发总线的数据位范围、各个数据端口的名称、所述各个数据端口的类型、位宽和所占用的数据总线的数据位范围中的一种或多种。

4.一种FPGA逻辑捕获处理显示套件的使用方法，其特征在于，采用如权利要求1-3任一项所述的FPGA逻辑捕获处理显示套件，其中，所述方法包括以下步骤：

将含有FPGA内嵌逻辑的FPGA配置文件加载到FPGA芯片内；

启动上位机显控软件；

将FPGA内嵌逻辑实例化过程中生成数据格式定义文件导入到所述上位机显控软件中；

通过上位机显控软件界面进行触发条件及触发运行方式设置；

在开始运行后，发送所述上位机显控软件的相关配置信息到FPGA内嵌逻辑；

所述FPGA内嵌逻辑开始运行后，如果满足预设触发条件，则将所述FPGA内嵌逻辑捕获数据写入FPGA片外存储器中，并反馈捕获完成状态给所述上位机显控软件；

在等待触发完成过程中，通过所述上位机显控软件对触发过程进行停止和立即触发设置；

捕获完成后，根据数据处理设置信息通过所述上位机显控软件进行相应数据处理；

数据处理完成后，显示处理结果。

5.根据权利要求4所述的FPGA逻辑捕获处理显示套件的使用方法，其特征在于，所述FPGA内嵌逻辑实例化过程，包括：

将FPGA内嵌逻辑IP核添加到用户FPGA工程中；

根据用户FPGA工程中调用的外部存储器容量设置FPGA内嵌逻辑的捕获深度；

根据所述用户FPGA工程中的触发信号数量及数据信号数量设置所述FPGA内嵌逻辑IP核的触发端口数量和数据端口数量；

将所述用户FPGA工程中的触发信号和数据信号分别连接到所述FPGA内嵌逻辑IP核的触发端口和数据端口上；

将所述FPGA内嵌逻辑IP核的上下位机接口连接到对应的用户逻辑上；

将所述FPGA内嵌逻辑IP核的外部存储器接口连接到对应的所述用户逻辑上；

生成满足预设格式要求的数据格式定义文件；

调用FPGA厂商开发工具生成FPGA配置文件。