[发明专利]半导体器件及其操作方法

说明书

本发明公开了一种半导体器件及其操作方法。半导体器件包括：时钟发生电路，其适用于在写入均衡操作期间产生分别与外部时钟的上升时钟和下降时钟相对应的第一写入时钟和第二写入时钟，而在写入操作期间基于上升时钟通过将写入命令延迟预定时间来产生输入时钟；第一传输线，其适用于将第一写入时钟或输入时钟作为第一传输时钟来传输；以及第二传输线，其适用于将第二写入时钟作为第二传输时钟来传输。

相关申请的交叉引用

本申请要求2017年10月23日提交的申请号为10-2017-0137215的韩国专利的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各种示例性实施例涉及一种半导体器件。具体地，示例性实施例涉及一种执行写入均衡操作的半导体器件及其操作方法。

背景技术

随着半导体系统的操作速度增加，在半导体系统中包括的半导体器件之间需要高速数据传输速率。预取操作被应用于在半导体器件之间串行输入和输出的数据，以便满足高速数据传输速率或数据高带宽。预取操作是指锁存每个串行输入的数据并且使其并行化。为了使数据并行化，在用于数据输入/输出的半导体器件中产生具有不同相位的时钟(即，具有多个相位的内部时钟)。

发明内容

本发明的各种实施例针对一种能够共享用于写入操作和写入均衡操作的时钟发生电路的半导体器件。

本发明的各种实施例针对一种能够共享用于写入操作和写入均衡操作的时钟传输路径的半导体器件。

根据本发明的一个实施例，一种半导体器件包括：时钟发生电路，其适用于在写入均衡操作期间产生分别与外部时钟的上升时钟和下降时钟相对应的第一写入时钟和第二写入时钟，而在写入操作期间基于所述上升时钟通过将写入命令延迟预定时间来产生输入时钟；第一传输线，其适用于将所述第一写入时钟或所述输入时钟作为第一传输时钟来传输；以及第二传输线，其适用于将所述第二写入时钟作为第二传输时钟来传输。

根据本发明的一个实施例，一种半导体器件的操作方法包括：在写入均衡操作期间，产生分别与外部时钟的上升时钟和下降时钟相对应的第一写入时钟和第二写入时钟，并且将所述第一写入时钟和第二写入时钟分别传输到第一传输线和第二传输线；在写入均衡操作期间，基于分别传输到所述第一传输线和第二传输线的所述第一写入时钟和第二写入时钟以及第一选通信号和第二选通信号来产生均衡控制信号；在写入操作期间，基于所述上升时钟通过将写入命令延迟预定时间来产生输入时钟，并且将该输入时钟传输到所述第一传输线；以及在所述写入操作期间，基于传输到所述第一传输线的所述输入时钟以及所述第一选通信号和第二选通信号来产生相位信息信号。

根据本发明的一个实施例，一种半导体器件包括：时钟发生电路，其适用于当模式控制信号被激活时，产生分别与外部时钟的上升时钟和下降时钟相对应的第一写入时钟和第二写入时钟，并且当所述模式控制信号被去激活时，基于所述上升时钟通过将输入命令延迟预定时间来产生输入时钟；信号传输块，其适用于将所述第一写入时钟或输入时钟作为第一传输时钟传输，并且将所述第二写入时钟作为第二传输时钟来传输；以及内部电路，其适用于当所述模式控制信号被激活时，接收所述第一传输时钟和第二传输时钟以及第一选通信号和第二选通信号，产生关于所述外部时钟与所述第一选通信号和第二选通信号之间的相位差的第一信息，而当所述模式控制信号被去激活时，产生关于预先使用所述第一选通信号和第二选通信号中的哪一个来驱动输入数据的第二信息。

附图说明

图1是示出根据本发明的一个实施例的半导体器件的框图。

图2是示出图1中所示的时钟发生电路的框图。

图3A和图3B是示出图2中所示的时钟发生电路的示例性操作的时序图。

图4是示出图1中所示的写入控制电路的框图。

图5A和图5B是示出图4中所示的写入控制电路的示例性操作的时序图。