[发明专利]基于神经网络的操作方法、装置及电子设备

说明书

本申请实施例提供了一种基于神经网络的操作方法、装置及电子设备。该方法包括：确定神经网络处理器的带宽信息；根据所述带宽信息，确定相应的调度策略；根据所述调度策略，控制存储器以及处理引擎单元阵列执行相应操作。本申请的神经网络处理器通过充分结合带宽的情况来对控制存储器以及处理引擎单元阵列进行调度以执行相应操作，能够提高神经网络处理器的处理速度，降低功耗。

技术领域

本申请涉及神经网络技术领域，具体而言，本申请涉及一种基于神经网络的操作方法、装置及电子设备。

背景技术

深度学习是机器学习领域的重要分支，在近些年来取得了重大突破。采用深度学习算法训练的神经网络模型自提出以来，在图像识别、语音处理、智能机器人等应用领域上取得了令人瞩目的成果。深度学习中最著名的卷积神经网络，使用了局部感受野和权值共享的概念，解决了传统神经网络参数太多，很难训练等问题，大大减少了网络参数的数量。

随着卷积神经网络复杂度的不断提高，卷积神经网络技术在实际应用过程中存在占用资源多、运算速度慢、能量消耗大等问题，因此该技术在嵌入式设备或者低开销数据中心等领域应用时存在严重的能效问题和运算速度瓶颈。采用硬件加速替代传统软件计算的方法成为了提高卷积神经网络计算效率的一种行之有效的方式。主流的硬件加速方式包括通用图形处理器(GPGPU，General Purpose GPU)、专用处理器芯片(ASIC，ApplicationSpecific Integrated Circuit)和现场可编程逻辑阵列(FPGA，Field－ProgrammableGate Array)等。

硬件神经网络处理器可以连接外部存储设备，其中，外部存储设备包括动态随机存储器(DRAM，Dynamic Random Access Memory)、静态随机存储器(SRAM，Static Random-Access Memory)、闪存(Flash Memory)和/或只读存储器(ROM，Read-Only Memory)等。此外，硬件神经网络处理器还可以包括片上缓存器和处理引擎单元(PE，Processing EngineUnit)内部寄存器等存储器，其中，片上缓存器包括静态随机存储器(SRAM)、嵌入式动态随机存储器(eDRAM，embedded dynamic random access memory)、高速缓存器(Cache)和/或便签式存储器(scratchpad memory)等。PE内部寄存器包括寄存器(Register)、触发器(Flip-Flop)、锁存器(Latch)和/或便签式存储器(scratchpad memory)等。这些硬件神经网络处理器相关的三个级别的存储设备中，外部存储设备的读写功耗最大、读写速度最低、存储容量最大，片上缓存器的读写功耗中等、读写速度中等、存储容量中等，PE内部寄存器的读写功耗最小、读写速度最快、存储容量最小。

硬件神经网络处理器的PE只能从内部寄存器或片上缓存器直接读写数据进行计算，而不能直接从外部存储设备读写数据。片上缓存器可以与外部存储设备进行数据交换，PE的内部寄存器也可以与片上缓存器进行数据交换。片上缓存器及PE的内部寄存器由于存储容量较小，在执行大型神经网络计算时，无法同时存储计算所需的全部数据。外部存储设备由于存储容量较大，可以同时存储神经网络计算时所需的全部数据，但由于处理引擎单元不能直接从外部存储设备读写数据，因此外部存储设备需先将计算所需的数据传输到片上缓存器中存储，再由PE进行计算。计算结束后，处理引擎单元先将计算结果存储在内部寄存器或片上缓存器中，再将数据由外部存储设备写入外部存储设备中存储。

考虑到神经网络处理器的外部存储设备、片上缓存器和PE内部寄存器三者之间读写速度、读写功耗以及存储容量的差异。不同的存储器调度方法将极大地影响神经网络处理器执行神经网络计算时的处理速度和功耗等。