[发明专利]一种射频功率放大器多芯片模块

说明书

本发明公开了一种射频功率放大器多芯片模块，包括封装载体，有源晶体管和匹配耦合电路集成于单一封装载体中，所述匹配耦合电路采用集成无源器件工艺实现，所述匹配耦合电路用于阻抗匹配和信号耦合，匹配耦合电路的一个耦合输出端与封装载体的第二引脚相连作为外部电路采样耦合信号的接口，所述匹配耦合电路的直通端输入端与有源晶体管的输出相连，所述匹配耦合电路将有源晶体管的最优阻抗匹配到Z1，匹配耦合电路的直通输出端的输出阻抗Z1为可变阻抗，所述匹配耦合电路的直通输出端与环形器的输入端相连，所述环形器的输入阻抗为Z0，Z0与Z1共轭。体积小，易于封装和集成。

技术领域

本发明涉及一种射频功率放大器，具体地涉及一种射频功率放大器多芯片模块。

背景技术

射频功率放大器是通信基站系统中发射机末端的关键元件。通信市场的竞争越来越激烈，对关键元件功率放大器提出来新的要求：比如高集成度、小型化以及高效率。

传统的功率放大器模块采用分离的方式将晶体管放大器和耦合器以及环形器分离开来，以分立的形式级联成模块，这样的方式集成度低，占用面积大。传统的功率放大器模块采用标准的50Ohm作为功率放大器的输出阻抗，耦合器的输入输出阻抗以及环形器的输入阻抗，这样就限制了设计的灵活性，或者又增加了匹配的面积，不利于模块的小型化。

发明内容

针对上述存在的技术问题，本发明目的在于提供一种射频功率放大器多芯片模块，体积小，易于封装和集成。

为了解决现有技术中的这些问题，本发明提供的技术方案是：

一种射频功率放大器多芯片模块，有源晶体管和匹配耦合电路集成于单一封装载体中，所述匹配耦合电路采用集成无源器件工艺实现，所述匹配耦合电路用于阻抗匹配和信号耦合，匹配耦合电路的一个耦合输出端与封装载体的第二引脚相连作为外部电路采样耦合信号的接口，所述匹配耦合电路的直通端输入端与有源晶体管的输出相连，所述匹配耦合电路将有源晶体管的最优阻抗匹配到Z1，匹配耦合电路的直通输出端的输出阻抗Z1为可变阻抗，所述匹配耦合电路的直通输出端与环形器的输入端相连，所述环形器的输入阻抗为Z0，Z0与Z1共轭。

优选的技术方案中，所述环形器集成于单一封装载体中，所述环形器的直通端口与封装载体的第三引脚相连，环形器的隔离端口与封装载体的第四引脚相连。

优选的技术方案中，当有源晶体管的最优阻抗远小于50Ohm时，Z1的值小于50Ohm，当有源晶体管的最优阻抗远大于50Ohm时，Z1的值大于50 Ohm。

优选的技术方案中，所述环形器后直接连接滤波器和天线形成完整的发射链路。

相对于现有技术中的方案，本发明的优点是：

本发明可以将有源晶体管与匹配耦合电路和环形器集成于单一封装中，体积小，易于封装和集成。

附图说明

下面结合附图及实施例对本发明作进一步描述：

图1为本发明一实施例的射频功率放大器多芯片模块；

图2为本发明另一实施例的射频功率放大器多芯片模块。

具体实施方式

以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本发明而不限于限制本发明的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。

实施例1：