[发明专利]SOI衬底、半导体器件及其形成方法

说明书

本发明公开了一种SOI衬底、半导体器件及其形成方法。该SOI衬底包括：提供第一硅衬底，所述第一硅衬底包括第一硅层；提供第二硅衬底，所述第二硅衬底包括第三硅层和氧化层，所述氧化层的表面存在贯穿所述氧化层的凹槽，所述凹槽位于有源区，所述凹槽中填充有与所述第一硅层不同掺杂类型的硅材料，所述第三硅层与所述第一硅层为相同掺杂类型；键合所述第一硅衬底的一个表面和所述第二硅衬底的氧化层表面，以形成所述SOI衬底。本发明抑制了SOI结构的自加热效应和浮体效应，并且抑制了SOI结构的自加热效应。

技术领域

本发明涉及半导体技术领域，特别是涉及一种SOI衬底、半导体器件及其形成方法。

背景技术

SOI全称为Silicon-On-Insulator，即绝缘衬底上的硅，该技术是在顶硅层和背衬底之间引入了一层氧化物层。相比于体硅衬底等，SOI衬底在器件性能上具有以下优点：减小了寄生电容、具有更低功耗、消除了闩锁效应、抑制了衬底的脉冲电流干扰等。

SOI的性能也受到自身结构的影响。由于SOI结构中的氧化物层热传导率较低，使得器件产生的热量不能很快通过背衬底释放出去，不断产生的热量很快地在有源区积累，导致SOI器件的“自加热效应”尤为明显。SOI结构的自加热效应造成器件的饱和驱动电流下降、跨导畸变以及载流子的负微分迁移率形成等，使得SOI技术的应用受到一定限制。

“浮体效应”是限制SOI技术应用的另一个问题。根据顶硅层厚度与最大耗尽层宽度X_dmax的关系，SOI期间可分为薄膜全耗尽(FD-SOI)器件和厚膜部分耗尽(PD SOI)器件。对于厚膜部分耗尽SOI器件，顶硅层厚度大于2X_dmax，正、背界面的耗尽层之间存在一块中性区域，由于氧化物层的隔离作用，顶硅层相对于背衬底是处于电学浮空状态，这种浮体结构会给器件特性带来显著的影响，称之为“浮体效应”。浮体效应是SOI器件特有的问题，它会引起翘曲效应、寄生双极晶体管效应、反常的亚阈值倾斜、器件的阈值电压漂移等等。浮体效应不仅会降低器件增益、导致器件工作不稳定，还将使漏击穿电压降低、并引起单管闩锁效应，带来较大的关态泄漏电流，导致功耗增加。这些都将限制器件在电路中的应用，尤其使速度与功耗的折中设计变得更为困难。

发明内容

本发明要解决的问题是：抑制SOI结构的自加热效应和浮体效应，以及抑制SOI结构的自加热效应。

根据本发明的第一方面，提供了一种SOI衬底的形成方法，包括：

提供第一硅衬底，所述第一硅衬底包括第一硅层；

提供第二硅衬底，所述第二硅衬底包括第三硅层和氧化层，所述氧化层的表面存在贯穿所述氧化层的凹槽，所述凹槽位于有源区，所述凹槽中填充有与所述第一硅层不同掺杂类型的硅材料，所述第三硅层与所述第一硅层为相同掺杂类型；

键合所述第一硅衬底的一个表面和所述第二硅衬底的氧化层表面，以形成所述SOI衬底。

可选地，所述第一硅衬底还包括第二硅层，所述第二硅层的硅材料与所述凹槽中填充的硅材料是相同的。

可选地，提供第一硅衬底包括：

提供第一硅片作为所述第一硅层；

在所述第一硅片的一个表面进行外延生长，以形成所述第二硅层。

可选地，提供第二硅衬底包括：

提供第二硅片；

在室温下，对所述第二硅片的一个表面进行热氧化，以形成所述氧化层，所述氧化层下方的硅层作为所述第三硅层；

在所述氧化层的表面进行刻蚀，以形成贯穿所述氧化层的所述凹槽，并在所述凹槽中填充硅材料。

可选地，形成贯穿所述氧化层的所述凹槽，并在所述凹槽中填充硅材