[发明专利]封装集成无源件在审
申请号: | 201810697190.5 | 申请日: | 2018-06-29 |
公开(公告)号: | CN109216544A | 公开(公告)日: | 2019-01-15 |
发明(设计)人: | A.阿莱克索夫;K.达马维卡塔;R.A.梅;S.甘 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L49/02 | 分类号: | H01L49/02;H01L25/16 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 王健;郑冀之 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 无源 衬底 电学组件 导体 封装集成 一体形成 管芯 电容器 半导体器件 电学连通 电阻器 耦合到 配置 申请 | ||
1.一种半导体器件,包括:
衬底的多个层;
耦合到衬底的所述多个层中的至少一个的管芯;
被一体地形成在衬底的层内的无源电学组件;以及
配置成允许无源电学组件与管芯之间的电学连通的一个或多个导体,其中所述一个或多个导体被一体地形成在衬底的所述多个层内。
2.权利要求1所述的半导体封装,其中无源组件与外部设备电学连通。
3.权利要求1所述的半导体封装,其中无源电学组件被包括在多个无源电学组件中。
4.权利要求1所述的半导体封装,其中无源组件是电阻器。
5.权利要求4所述的半导体封装,其中电阻器包括:
电阻式组件,所述电阻式组件由衬底的层的部分形成;以及
第一电极和第二电极,所述第一电极和第二电极耦合到电阻式组件,使得第一和第二电极通过电阻式组件电学连通。
6.权利要求4所述的半导体封装,其中电阻式组件包括包含以下的材料:氮化钛、钛和氮以一种形式的组合、镍、磷化镍、钽和铋。
7.权利要求1所述的半导体封装,其中无源组件是电容器。
8.权利要求7所述的半导体封装,其中电容器包括:
包含衬底的第一封装层;
第二封装层,所述第二封装层包括:
第一电极,所述第一电极耦合到第一封装层;
衬底的第二层,衬底的第二层大体围绕第一电极;以及
第三封装层,所述第三封装层包括:
介电组件,所述介电组件耦合到第一电极;
第二电极,所述第二电极耦合到介电组件;
衬底的第三层,衬底的第三层耦合到第二电极。
9.权利要求8所述的半导体封装,其中介电组件具有第一介电常数,并且还包括具有第二介电常数的第二介电组件。
10.权利要求11所述的半导体封装,其中第一介电常数不同于第二介电常数。
11.权利要求12所述的半导体封装,其中第一介电组件和第二介电组件位于衬底的相同层上。
12.权利要求8所述的半导体封装,其中第二电极大体围绕介电组件。
13.权利要求1所述的半导体封装,其中半导体封装是第一半导体封装,并且第一半导体封装耦合到第二半导体封装。
14.一种半导体器件,包括:
衬底的多个层;
管芯,所述管芯耦合到衬底的所述多个层中的至少一个;
电阻器,所述电阻器被一体地形成在衬底的层内,其中电阻器包括:
电阻器组件,所述电阻式组件由衬底的层的部分形成,以及
第一电极和第二电极,所述第一电极和第二电极耦合到电阻式组件,使得第一和第二电极通过电阻式组件电学连通;以及
一个或多个导体,所述一个或多个导体配置成建立电阻器与管芯之间的电学连通路径,其中所述一个或多个导体被一体地形成在衬底的所述多个层内。
15.权利要求14所述的半导体器件,其中电阻式组件的长度是电阻式组件的宽度的至少1.5倍。
16.权利要求14所述的半导体器件,其中电阻式组件包括包含以下的材料:氮化钛、磷化镍、铋。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810697190.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件
- 下一篇:一种半导体器件的制造方法