[发明专利]内存重置电路及应用所述内存重置电路的主板

权利要求书

1.一种内存重置电路，用于在主板开机时对内存进行重置，其特征在于，所述内存重置电路包括：

控制芯片，所述控制芯片用于在所述主板开机的预设时间内输出具有第一电平的第一控制信号及具有第一电平的第二控制信号，所述第一控制信号及第二控制信号在所述预设时间后由第一电平转变为第二电平；及

逻辑控制单元，所述逻辑控制单元用于接收所述第一控制信号及第二控制信号，并根据所接收的第一控制信号及第二控制信号以输出对应的重置信号；

当所述逻辑控制单元接收到具有第一电平的第一控制信号及具有第一电平的第二控制信号时，所述逻辑控制单元输出具有第一电平的重置信号至所述内存，所述第一电平的重置信号控制所述内存进行重置。

2.如权利要求1所述的内存重置电路，其特征在于，当所述逻辑控制单元接收到具有第二电平的第一控制信号及具有第二电平的第二控制信号时，所述逻辑控制单元将会输出具有第二电平的重置信号至所述内存，所述第二电平的重置信号将不会控制所述内存进行重置。

3.如权利要求2所述的内存重置电路，其特征在于，所述控制芯片包括第一信号引脚及第二信号引脚，所述第一信号引脚用于输出所述第一控制信号，所述第二信号引脚用于输出所述第二控制信号。

4.如权利要求3所述的内存重置电路，其特征在于，所述控制芯片包括第一信号引脚及第二信号引脚，所述逻辑控制单元包括与门、第一电阻至第三电阻及电容，所述与门的第一输入端连接至所述控制芯片的第一信号引脚，所述与门的第一输入端还通过所述第一电阻接地，所述与门的第二输入端连接至所述控制芯片的第二信号引脚，所述与门的输出端通过所述第二电阻连接至所述内存，所述与门的输出端还通过所述电容接地，所述与门的电源端连接至第一电源，所述与门的接地端接地，所述控制芯片的第一信号引脚还通过所述第三电阻连接至所述与门的输出端。

5.如权利要求4所述的内存重置电路，其特征在于，所述内存重置电路还包括第二电源，所述第二电源通过第四电阻连接于所述第一信号引脚与所述第一输入端之间的节点。

6.如权利要求1所述的内存重置电路，其特征在于，所述控制芯片为一平台中枢控制器，所述第一电平为低电平，所述第二电平为高电平。

7.一种主板，包括内存及内存重置电路，所述内存重置电路在主板开机时以对内存进行重置，其特征在于，所述内存重置电路包括：

控制芯片，所述控制芯片用于在所述主板开机的预设时间内输出具有第一电平的第一控制信号及具有第一电平的第二控制信号，所述第一控制信号及第二控制信号在所述预设时间后由第一电平转变为第二电平；及

逻辑控制单元，所述逻辑控制单元用于接收所述第一控制信号及第二控制信号，并根据所接收的第一控制信号及第二控制信号以输出对应的重置信号；

当所述逻辑控制单元接收到具有第一电平的第一控制信号及具有第一电平的第二控制信号时，所述逻辑控制单元输出具有第一电平的重置信号至所述内存，所述第一电平的重置信号控制所述内存进行重置。

8.如权利要求7所述的主板，其特征在于，当所述逻辑控制单元接收到具有第二电平的第一控制信号及第二控制信号时，所述逻辑控制单元输出具有第二电平的重置信号至所述内存，所述第二电平的重置信号不会控制所述内存进行重置。

9.如权利要求7所述的主板，其特征在于，所述控制芯片包括第一信号引脚及第二信号引脚，所述逻辑控制单元包括与门、第一电阻至第三电阻及电容，所述与门的第一输入端连接至所述控制芯片的第一信号引脚，所述与门的第一输入端还通过所述第一电阻接地，所述与门的第二输入端连接至所述控制芯片的第二信号引脚，所述与门的输出端通过所述第二电阻连接至所述内存，所述与门的输出端还通过所述电容接地，所述与门的电源端连接至第一电源，所述与门的接地端接地，所述控制芯片的第一信号引脚还通过所述第三电阻连接至所述与门的输出端。

10.如权利要求9所述的主板，其特征在于，所述内存重置电路还包括第二电源，所述第二电源通过第四电阻连接于所述第一信号引脚与所述第一输入端之间的节点。