[发明专利]用于适应性电压缩放的方法与装置

权利要求书

1.一种用于适应性电压缩放以消除一整体设计的延迟变异的方法，该方法包含：

读取一电路模拟网络清单描述档、一电路设计数据库以及一路径清单，其中该电路模拟网络清单描述档指出该整体设计的组件信息，以及该路径清单指出该整体设计的路径信息；

依据该电路设计数据库建立该整体设计的多个最小单元中的每一最小单元在多种电压位准下的延迟变异数据库；

利用一初始电压位准作为该整体设计的一驱动电压的一电压位准以将该初始电压位准施加于该整体设计，并且依据该延迟变异数据库进行该整体设计的静态时序分析，以判断该路径清单中是否存在至少一时序违规路径；以及

依据是否存在该至少一时序违规路径，选择性地调整该驱动电压的该电压位准且重新进行该静态时序分析，直到不存在任何时序违规路径。

2.根据权利要求1所述的方法，其中依据是否存在该至少一时序违规路径选择性地调整该驱动电压的该电压位准且重新进行该静态时序分析直到不存在任何时序违规路径的步骤另包含：

当该路径清单中存在该至少一时序违规路径，调整该驱动电压的该电压位准至异于该初始电压位准的另一电压位准，并重新进行该静态时序分析以判断该时序违规路径是否被消除；否则，不调整该驱动电压的该电压位准且不重新进行该静态时序分析。

3.根据权利要求1所述的方法，其中依据是否存在该至少一时序违规路径选择性地调整该驱动电压的该电压位准且重新进行该静态时序分析直到不存在任何时序违规路径的步骤另包含：

当该路径清单中存在该至少一时序违规路径，多次调整该驱动电压的该电压位准且重新进行该静态时序分析，直到不存在任何时序违规路径。

4.根据权利要求1所述的方法，所述方法另包含：

利用一电路模拟器进行验证，以确保该驱动电压的该电压位准的正确性，其中该电路模拟器具备晶体管级模拟能力。

5.根据权利要求1所述的方法，其中该电路设计数据库包含该每一最小单元的电路特征、规格要求以及该整体设计中的电阻电容信息。

6.根据权利要求1所述的方法，其中该路径清单包含该整体设计中的至少一路径。

7.根据权利要求1所述的方法，所述方法另包含：

依据电流电阻压降信息判断施加于该每一最小单元的一等效操作电压位准，并且依据该等效操作电压位准决定对应于该每一最小单元的延迟变异。

8.根据权利要求1所述的方法，其中该整体设计代表一集成电路的电路架构。

9.一种分析装置，依据根据权利要求1所述的方法来运作，该分析装置包含：

一处理电路，用来执行对应于该方法的一组程序代码，以控制该分析装置依据该方法来运作。