[发明专利]半导体结构及其形成方法

说明书

本发明涉及一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供衬底；在所述衬底表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层；对所述栅极材料层进行第一离子掺杂，所述第一离子掺杂采用的第一掺杂离子能够提高P型掺杂离子在所述栅极材料层内的分凝系数；对所述栅极材料层进行第二离子掺杂，所述第二离子掺杂采用的第二掺杂离子为P型掺杂离子。上述半导体结构及其形成方法能够避免栅极耗尽，提高半导体结构的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

现有技术在PMOS器件中，通常对栅极进行P型离子掺杂以调整晶体管的栅极与衬底之间的功函数，从而达到调节PMOS阈值电压的目的。为了实现栅极的电接触，PMOS器件的栅极顶部会形成金属接触层。所述金属接触层通常为金属硅化物。

在3D NAND的工艺过程中，由于大的热预算，需要采用较为稳定的WSi₂作为栅极接触层。PMOS器件的栅极的P型离子掺杂，通常采用B离子掺杂，然而，B在WSi₂中分凝系数高，扩散速率快，导致B穿越WSi₂层和栅极的界面，进入到WSi₂层中并在WSi₂层中聚积，引起栅极耗尽，从而造成PMOS器件的阈值电压漂移，影响PMOS晶体管的性能，从而无法满足高速大容量电路的需求。

如何避免栅极耗尽问题，提高半导体结构的性能，是目前亟待解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种半导体结构及其形成方法，以提高所述半导体结构的性能。

本发明提供一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层；对所述栅极材料层进行第一离子掺杂，所述第一离子掺杂采用的第一掺杂离子能够提高P型掺杂离子在所述栅极材料层内的分凝系数；对所述栅极材料层进行第二离子掺杂，所述第二离子掺杂采用的第二掺杂离子为P型掺杂离子。

可选的，所述第一掺杂离子包括C和Ge中的至少一种。

可选的，所述第一离子掺杂包括多次掺杂步骤。

可选的，所述多次注入步骤中，不同掺杂步骤的掺杂深度不同。

可选的，所述第一离子掺杂使得所述栅极材料层的各个位置处均掺杂有所述第一掺杂离子。

可选的，所述第二掺杂离子包括B或BF₂中的至少一种。

可选的，所述第一离子掺杂和第二离子掺杂均采用离子注入工艺进行。

可选的，还包括：在完成所述第一离子掺杂和所述第二离子掺杂之后，对所述栅极材料层进行退火处理。

可选的，所述退火处理的温度范围为950℃～1100℃。

可选的，还包括：刻蚀所述栅极材料层和栅介质材料层，形成栅极结构，所述栅极结构包括：位于所述衬底表面的栅介质层和位于所述栅介质层表面的栅极；在所述栅极结构两侧的衬底内形成源极和漏极。

可选的，还包括：在所述栅极的顶部表面形成栅极接触层。

可选的，还包括：在对所述栅极材料层进行第二离子掺杂之后，在所述栅极材料层表面形成金属接触层；刻蚀所述金属接触层、栅极材料层和栅介质材料层，形成栅极结构和位于所述栅极结构顶部表面的栅极接触层，所述栅极结构包括：位于所述衬底表面的栅介质层和位于所述栅介质层表面的栅极；在所述栅极结构两侧的衬底内形成源极和漏极。

可选的，所述栅极接触层的材料包括钨硅化物和镍硅化物中的至少一种。