[发明专利]一种改善锁相环频率切换时间的方法

说明书

本发明公开了一种改善锁相环频率切换时间的方法，属于通信领域，本发明主要通过两种方法来改善频率切换时间，一是PLL所有的控制用FPGA进行智能控制，然后通过FPGA并行送数，由于FPGA能够采用高速时钟，基本上忽略了送数时间，二是锁相环用两个带宽来切换，加快锁相环的锁相过程；本发明通过开机送数，将VCO预置参数寄存在FPGA寄存器上，不需要每次切换频率工控机重新计算判断，只需要FPGA简单判断后调取参数即可；本发明通过宽带和窄带带宽自动切换来提高切换速度，加速PLL锁相过程，可以将PLL的频率切换时间从200us改善到最大时间在10us以下。

技术领域

本发明属于通信领域，具体涉及一种改善锁相环频率切换时间的方法。

背景技术

锁相环由于在现在雷达和通信系统中的大量运用，已经非常普及。锁相环路(PLL)合成技术相对于直接数字频率合成(DDS)技术，虽然有很多的优点，但是在频率切换时间上明显不足。

由于锁相环固有的特性，频率切换时间一直很慢，而在整个仪器的控制中，由于传统设备的控制需要通过工控机串行送数来控制环路的频率切换，明显拖延了频率的切换时间，而随着芯片的发展，控制越来越复杂，整个锁相环的控制已经超过200个控制，如果对于一个只有10MHz时钟的工控机来说，整个锁相环送数过程占到频率切换的10％，而在整个送数的过程工控机无法处理整个系统的其他操作，对系统频率的切换影响更大。

PLL电路如图1所示：锁相环主要包括鉴相器、环路带宽、压控振荡器(VCO)、分频器和VCO预置DA电路。这些电路虽然都有FPGA相连，但是FPGA只是实时传送工控机的指令。传统技术方案在PLL频率切换时需要通过工控机串行送数来实现PLL的控制，其具体控制方法如图2所示：整机开机后在频率切换时候设置频率，频率设置以后，工控机对PLL进行频率切换控制，具体包括如下步骤：

步骤1：工控机对PLL进行开环；

步骤2：工控机通过预存的VCO预置数据，运用一定的算法计算出当前频率需要的预置参数，给VCO的DA送数据；

步骤3：工控机判断当前频率是否需要进行鉴相器控制，若果需要，进行鉴相器配置；

步骤4：工控机判断当前频率是否需要进行带宽控制，若果需要，进行带宽控制；

步骤5：工控机通过当前设置的频率计算出需要给PLL送的分频比，将分频比送给分频器；

步骤6：工控机控制环路闭环。

由于工控机控制整个设备，所以在PLL电路中，需要将工控机送数首先传送到FPGA上，通过FPGA来进行所以的控制。从步骤1到步骤6的控制都是工控机的串行送数，假设工控机的时钟信号为10MHz，需要传送200个指令，那么消耗在整个控制上的时间为20us，对频率切换时间有很大的影响。

现有技术的缺点：

1、由于工控机是串行送数的方式，严重影响了PLL的频率切换时间。

2、由于所有的PLL算法都需要在工控机上，影响了工控机的性能。

3、锁相环的环路带宽主要考虑相位噪声和杂散等因素，对频率切换时间考虑较小，影响了PLL切换时间。

发明内容

针对现有技术中存在的上述技术问题，本发明提出了一种改善锁相环频率切换时间的方法，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种改善锁相环频率切换时间的方法，采用工控机、FPGA，包括如下步骤：

整机开机后在频率切换时设置频率，频率设置以后，通过FPGA对PLL进行频率切换控制：