[发明专利]数据拼接结构、方法及其片上实现

说明书

提出了一种数据拼接结构、方法及其片上实现。所述数据拼接结构用于将输入的M位宽数据拼接成N位宽数据进行输出，其中N≥M，并且包括：K个宽为M的缓存寄存器，其中M位宽的数据从K个缓存寄存器的尾端输入，以N位宽从所述K个缓存寄存器的首端输出，并且其中K＝ceil(N/M)+1，ceil表示向上取整；指针寄存器，用于存储指示当前要读取的N位宽数据的起点的指针，其中所述指针的移动范围限于首段缓存寄存器内。该方案通过合理配置寄存器数量和指针位置，能够高效利用每个时钟节拍送入的数据，以实现对于高带宽系统(例如，神经网络计算平台)至关重要的数据高效转换。

技术领域

本发明涉及硬件架构领域，尤其涉及一种数据拼接方案及使用该方案的结构和片上系统。

背景技术

数据拼接转换在硬件架构上是很常见的需求，转换效率直接关乎整个硬件系统的运行效率。特别是对于例如神经网络计算平台的高带宽系统，数据转换对效率的影响更加明显。现有的数据拼接方案多是基于输入数据的直接拼接，其通常无法很好地处理输入位宽和输出位宽之差带来的读取效率损失。

因此，仍然需要一种能够优化数据拼接操作的相关方案。

发明内容

为了解决上述至少一个问题，本发明提出了一种新的数据拼接方案，该方案通过合理配置寄存器数量和指针位置，能够高效利用每个时钟节拍送入的数据，以实现对于高带宽系统(例如，神经网络计算平台)至关重要的数据高效转换。

根据本发明的一个方面，提出了一种数据拼接结构，用于将输入的M位宽数据拼接成N位宽数据进行输出，其中N≥M，包括：K个宽为M的缓存寄存器，其中M位宽的数据从K个缓存寄存器的尾端输入，以N位宽从所述K个缓存寄存器的首端输出，并且其中K＝ceil(N/M)+1，ceil表示向上取整；指针寄存器，用于存储指示当前要读取的N位宽数据的起点的指针，其中所述指针的移动范围限于首段缓存寄存器内。

通过额外增加一个缓存寄存器并将指针限制在首段，能够更有效率和条理地实现数据拼接。

优选地，每一个时钟节拍都有一个新的M位宽数据输入尾段缓存寄存器，并且所述K个缓存寄存器中的已有数据依次向首端前移一个缓存寄存器。相应地，仅在所述首段缓存寄存器内包含有效数据的时钟节拍下触发对位于所述K个缓存寄存器首端的N位宽数据的读取。由此确保对输入带宽的完全利用和对输出数据的合理读取。

本发明的数据拼接结构还可以包括：首段缓存有效数据计数器，用于对所述首段缓存寄存器内包含的有效数据进行计数；进一步地，还可以包括：全局缓存有效数据计数器，用于对所述K个缓存寄存器内包含的有效数据进行计数。

在所述首段缓存有效数据计数器和所述全局缓存有效数据计数器的计数值相同且都为a的情况下，仅将读取的N位宽数据中的前a位的数据作为有效数据。由此，可以在传输结束时确保对有效数据的准确读取。

根据本发明的另一个方面，提供了一种片上系统，包括经由总线连接的多个模块，其中在特定模块内部位宽大于或等于总线位宽的情况下，在所述特定模块和所述总线之间布置如上所述的数据拼接结构。

特定模块可以包括用于神经网络计算推理的高并行度计算模块。片上系统则可由ASIC、FPGA或GPU实现。

优选地，输入的M位宽数据包括从通道方向读取的特征图数据，并且在所述特定模块内部重排成N位宽数据。由此，上述数据重排不会对数据处理效率带来任何阻碍。

根据本发明的再一个方面，提供了一种数据拼接方法，用于将输入的M位宽数据拼接成N位宽数据进行输出，其中N≥M，包括：将M位宽的数据从K个宽为M的缓存寄存器的尾端输入，用于以N位宽从所述K个缓存寄存器的首端输出，其中K＝ceil(N/M)+1，ceil表示向上取整；以及基于移动范围限于首段缓存寄存器内且指示前要读取的N位宽数据的起点的指针，读取指针所示位置起的N位宽数据。