[发明专利]半导体器件及其制造方法有效
| 申请号: | 201810414136.5 | 申请日: | 2018-05-03 |
| 公开(公告)号: | CN110444597B | 公开(公告)日: | 2021-03-19 |
| 发明(设计)人: | 吴传佳 | 申请(专利权)人: | 苏州捷芯威半导体有限公司 |
| 主分类号: | H01L29/778 | 分类号: | H01L29/778;H01L21/336 |
| 代理公司: | 北京超凡志成知识产权代理事务所(普通合伙) 11371 | 代理人: | 徐丽 |
| 地址: | 215123 江苏省苏州市工业*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,其特征在于,包括:
衬底;
制作于所述衬底一侧的半导体层,所述半导体层包括沟道层和势垒层,所述沟道层和势垒层之间的界面处形成二维电子气;
制作于所述半导体层远离所述衬底一侧的源极、栅极和漏极;
位于所述半导体层远离所述衬底一侧,且位于所述栅极和漏极之间的至少两个间隔设置的漏极结终端,所述至少两个漏极结终端分别与所述漏极短接,保持相等电位;
每个所述漏极结终端包括:
从所述半导体层远离所述衬底一侧生长的生长半导体层;以及
制作于所述生长半导体层远离所述半导体层一侧的欧姆电极,每个所述漏极结终端通过所述欧姆电极分别与所述漏极短接;
所述至少两个漏极结终端包括相邻设置的第一漏极结终端、第二漏极结终端以及第三漏极结终端,所述第一漏极结终端靠近栅极设置、所述第三漏极结终端靠近漏极设置、所述第二漏极结终端位于第一漏极结终端和第三漏极结终端之间,第一漏极结终端与第二漏极结终端之间的间距大于第二漏极结终端与第三漏极结终端之间的间距。
2.根据权利要求1所述的半导体器件,其特征在于,所述至少两个漏极结终端从所述栅极向所述漏极的方向延伸,其中,靠近所述漏极的漏极结终端在延伸方向上的长度大于靠近所述栅极的漏极结终端在延伸方向上的长度。
3.根据权利要求1所述的半导体器件,其特征在于,所述至少两个漏极结终端从所述栅极向所述漏极的方向延伸,其中,靠近所述漏极的漏极结终端的厚度大于远离所述漏极的漏极结终端的厚度。
4.根据权利要求1所述的半导体器件,其特征在于,所述至少两个漏极结终端中,靠近所述栅极的所述第一漏极结终端与所述栅极相邻的边界之间的距离大于或等于靠近所述漏极的所述第三漏极结终端与所述漏极相邻的边界之间的距离。
5.根据权利要求1所述的半导体器件,其特征在于,所述至少两个漏极结终端之间还包括至少两个相邻的漏极结终端间距,其中,靠近所述栅极的两个相邻的漏极结终端的间距大于或等于靠近所述漏极的两个相邻的漏极结终端的间距。
6.根据权利要求1所述的半导体器件,其特征在于,所述栅极与所述势垒层之间生成有所述生长半导体层,所述生长半导体层的至少一部分延伸至所述势垒层或沟道层内。
7.根据权利要求1所述的半导体器件,其特征在于,还包括位于所述势垒层上方的介质层,该介质层上开设有栅槽,所述栅槽从介质层延伸到所述势垒层表面或内部,或者,所述栅槽从所述介质层延伸至所述沟道层内部,所述栅极与所述沟道层之间的生长半导体层位于该栅槽内。
8.根据权利要求1-5任意一项所述的半导体器件,其特征在于,所述半导体层还包括:
制作于所述衬底一侧的成核层;
制作于所述成核层远离所述衬底一侧的缓冲层;其中,所述成核层位于所述衬底与所述缓冲层之间,所述缓冲层位于所述沟道层与所述成核层之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州捷芯威半导体有限公司,未经苏州捷芯威半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810414136.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种可控硅芯片及其制造方法
- 下一篇:高电子迁移率晶体管及其制备方法
- 同类专利
- 专利分类





