[发明专利]一种基于可编程器件的LVDS接口的采样系统及采样方法

说明书

本发明提供一种基于可编程器件的LVDS接口的采样系统及采样方法，包括：可编程器件，包括至少一个LVDS接口和PWM输出端；RC电路，包括参考电阻和参考电容，所述参考电容的一端接地，另一端与所述LVDS接口的负输入端相连，所述参考电阻一端与所述LVDS接口的负输入端相连，另一端与所述PWM输出端相连；采样电阻，一端接地，另一端作为采样接入点，并与所述LVDS接口的正输入端相连。本发明的基于可编程器件的LVDS接口的采样系统及采样方法采样速度快，系统消耗小，且能够实现采样频率和采样精度的兼顾。

技术领域

本发明涉及一种采样系统，特别是涉及一种基于可编程器件的LVDS接口的采样系统及采样方法。

背景技术

FPGA(Field－Programmable Gate Array)，即现场可编程门阵列，是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，其作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

CPLD(Complex Programmable Logic Device)，即复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围，是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。CPLD的基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。

LVDS(Low-Voltage Differential Signaling)，即低电压差分信号；LVDS接口又称RS-644总线接口，是20世纪90年代出现的一种数据传输和接口技术。这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。

相较于增加专用ADC模块，基于可编程器件的LVDS接口来实现ADC采样成本更低且更加灵活。现有技术中，通常采用寄存器(Successive Approximation Register，SAR)的方法来实现LVDS接口的ADC采样。SAR方法在每一次转换过程中，通过遍历所有的量化值并将其转化为模拟值，将输入信号与其逐一比较，最终得到要输出的数字信号。然而，SAR方法存在逻辑资源消耗以及采样频率的局限的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于可编程器件的LVDS接口的采样系统及采样方法，采样速度快，系统消耗小，且能够实现采样频率和采样精度的兼顾。

为实现上述目的及其他相关目的，本发明提供一种基于可编程器件的LVDS接口的采样系统，包括：可编程器件，包括至少一个LVDS接口和PWM输出端；RC电路，包括参考电阻和参考电容，所述参考电容的一端接地，另一端与所述LVDS接口的负输入端相连，所述参考电阻一端与所述LVDS接口的负输入端相连，另一端与所述PWM输出端相连；采样电阻，一端接地，另一端作为采样接入点，并与所述LVDS接口的正输入端相连。

于本发明一实施例中，所述可编程器件采用FPGA或CPLD。

对应地，本发明提供一种根据上述的基于可编程器件的LVDS接口的采样系统的采样方法，包括以下步骤：

在一个采样周期内，采集所述LVDS接口的输入从1变为0所需的时间；

计算所述RC电路在所述时间内的充电电压，所述充电电压即为所述采样周期的采样电压。

于本发明一实施例中，基于所述LVDS接口实现所述RC电路的放电。

于本发明一实施例中，所述RC电路放电时，所述LVDS接口输出1。