[发明专利]组合掩膜版、半导体器件及其形成方法

说明书

本发明提供了一种组合掩膜版、半导体器件及其形成方法。第一掩膜版的第一线条和第二掩膜版的第二线条界定出内围阵列在由第三掩膜版的掩蔽图形所界定出的阵列区的区域范围内，并利用第三掩膜版的掩蔽图形和从内围阵列延伸出的第二线条进一步界定出边缘分格，如此即能够准确的界定出分格阵列，而不会额外界定出不希望界定出的分格。因此，在利用该组合掩膜版形成半导体器件时，相应的能够准确的制备出通孔阵列，而不会额外制备出不希望形成的孔。

技术领域

本发明涉及半导体技术领域，特别涉及一种组合掩膜版以及一种半导体器件及其形成方法。

背景技术

随着半导体技术的不断进步，半导体器件的工艺节点正不断减小，这也相应的使光刻工艺的窗口越来越小。基于此，双重图形的光刻技术被提出。例如，可利用双重图形的光刻技术制备出更为密集且尺寸更小的孔 (Hole)阵列。

具体的，用于界定出孔阵列的光刻工艺中，通常需要采用两个掩膜版，两个掩膜版上分别形成有两种沿着不同方向延伸的线条，从而在将两个掩膜版叠加以定义出的孔阵列时，两个掩膜版上的两种线条相交以界定出多个分格，一个分格即可对应一个孔。其中，在界定分格时，为确保所界定出的分格数量/位置能够与需形成的孔阵列对应，通常是使界定出的分格数量大于孔阵列中的孔数量，即界定出的多个分格中部分分格构成分格阵列，以对应所述孔阵列，以及多于分格阵列的分格排布在所述分格阵列的外围。为此，两个掩膜版上的两种线条均是从分格阵列的阵列区延伸至非阵列区中，从而可确保在阵列区中能够界定出分格阵列。

此时，还需利用一个掩蔽掩膜版遮盖非阵列区中多余的分格，从而确保仅在阵列区中界定出分格阵列，而不会界定出非分格阵列的分格。然而，由两种线条相交所界定出的分格阵列，其边界形状不一定为直线型边界，当分格阵列的边界形状为波浪型边界时，即意味着有不需要的分格嵌入到分格阵列中，因此所述掩蔽掩膜版在靠近分格阵列的边界形状也相应的为波浪型边界，以掩蔽不希望界定出的分格。

然而，在结合掩蔽掩膜版执行光刻工艺时，由于光刻工艺的对准精度的限制，极易发生三个掩膜版之间存在位置偏差，从而将导致掩蔽掩膜版在遮盖分格阵列的边界时也产生位置偏差，进而无法完全遮盖不希望界定出的分格，该不希望界定出的分格被暴露出后，将进一步导致后续形成不希望形成的孔。

发明内容

本发明的目的在于提供一种组合掩膜版，以解决现有的组合掩膜版容易界定出不希望形成的分格。

本发明的另一目的在于提供一种半导体器件的形成方法，利用以上所述的组合掩膜版形成一通孔阵列在衬底中，并能够避免在衬底中额外形成不希望形成的孔。从而使所形成的半导体器件具备较好的品质。

在本发明提供的组合掩膜版中，第一掩膜版的第一线条仅对应在阵列区而未延伸至非阵列区中，从而在与第二掩膜版的第二线条相互叠加时，可界定出一围内阵列，所述内围阵列分布在由第三掩膜版的掩蔽图形所界定出的阵列区的区域范围内，并利用第三掩膜版的掩蔽图形的边界和进一步从内围阵列延伸出的第二线条，共同界定出边缘分格。如此，即可在第一掩膜版、第二掩膜版和第三掩膜版的相互叠加作用下，能够准确的界定出希望形成的分格用于构成分格阵列，而不是额外界定出不希望形成的分格。

可见，利用本发明提供的组合掩膜版形成半导体器件时，即使受到光刻工艺精度的限制，仍然能够在半导体器件的衬底中准确形成通孔阵列，而不会额外制备出不希望形成的通孔。

附图说明

图1a为一种组合掩膜版的结构示意图；

图1b为图1a所示的一种组合掩膜版其第一掩膜版和第二掩膜版相互叠加之后的掩膜图形；

图2a为利用图1a所示的组合掩膜版形成通孔阵列的结构示意图；

图2b为图2a所示的通孔阵列沿着aa’方向的剖面示意图；

图3a为本发明实施一中的组合掩膜版的结构示意图；