[发明专利]屏蔽栅场效应晶体管及其制造方法

说明书

本发明涉及一种屏蔽栅场效应晶体管及其制造方法，属于半导体技术领域。由于该屏蔽栅场效应晶体管的制造方法中首先形成台阶式沟槽，进而在沟槽底部形成底部氧化层，再于沟槽表面形成屏蔽栅氧化层，因此利用该方法形成的屏蔽栅场效应晶体管的屏蔽栅底部的氧化层厚度较其它位置更厚，可以达到减弱屏蔽栅底部电场的目的，从而避免屏蔽栅底部击穿，同时改变了栅结构的形貌，优化了电流导通路径，提升器件耐用性，且本发明的屏蔽栅场效应晶体管的结构简单，其制造方法工艺简便，成本也相当低廉。

技术领域

本发明涉及半导体技术领域，特别涉及场效应晶体管技术领域，具体是指一种屏蔽栅场效应晶体管及其制造方法。

背景技术

随着电子信息技术的迅速发展，特别是像时尚消费电子和便携式产品的快速发展，金属氧化物半导体场效应晶体管(MOSFET)等功率器件的需求量越来越大，MOSFET主要分为横向和纵向两种，横向MOSFET的明显优势是其较好的集成性，可以更容易集成到现有技术的工艺平台上，但由于其耐压的漂移区在表面展开，显示出了其最大的不足，占用的面积较大，面积代表成本，耐压越高的器件，劣势越明显，而纵向MOSFET很好的避免了这一问题，因此，超高压的分立器件仍然以纵向为主。

图1为传统的沟槽型纵向场效应晶体管。为了满足高频应用，对电容的要求越来越高，带有屏蔽栅结构的沟槽型场效应晶体管得到了广泛的应用，基本结构如图2所示。随着电压应用的增大，这种结构的弱点就会越来越明显，如图3所示，屏蔽栅底部为器件电场最强的位置，容易被击穿。因此，如何降低屏蔽栅底部电场，防止其被击穿，成为本领域亟待解决的问题。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种通过优化屏蔽栅底部的氧化层的厚度实现减弱屏蔽栅底部电场的目的，从而避免屏蔽栅底部击穿，同时调整器件栅结构的形貌，优化电流导通路径，提升器件耐用性，且结构简单，生产工艺简便，成本低廉的屏蔽栅场效应晶体管及其制造方法。

为了实现上述的目的，本发明的屏蔽栅场效应晶体管的制造方法包括以下步骤：

(1)在作为漏极的N+衬底上利用外延生长工艺产生N-区；

(2)在所述的N-区上设置掩模版进行第一次刻蚀形成位于该N-区内的沟槽；

(3)在所述沟槽内壁上设置掩模版进行第二次刻蚀加深所述的沟槽；

(4)在加深的沟槽内壁上再设置掩模版进行第三次刻蚀，再加深所述的沟槽，形成台阶式沟槽，并形成沟槽底部；

(5)在所述的沟槽底部形成底部介质层；

(6)去除所述的掩模版和部分底部介质层；

(7)在所述沟槽表面形成屏蔽栅介质层；

(8)在所述沟槽内进行屏蔽栅多晶淀积并回刻；

(9)淀积介质层覆盖所述的沟槽；

(10)进行器件栅刻蚀、栅氧化、多晶硅淀积并刻蚀，形成位于所述沟槽顶部的栅极；

(11)在所述的N-区顶部进行P-body区注入和退火，形成P-body区；

(12)在所述的P-body区顶部沿所述的沟道进行N+注入；

(13)利用后段工艺在器件顶部形成源极。

该屏蔽栅场效应晶体管的制造方法中，所述的掩模版为氮化硅。

该屏蔽栅场效应晶体管的制造方法中，所述的步骤(5)具体为，通过热氧生长在所述的沟槽底部形成底部氧化层。

该屏蔽栅场效应晶体管的制造方法中，所述的步骤(7)具体为，通过热氧生长在沟槽表面形成屏蔽栅氧化层。