[发明专利]用于制程限制良率测试的方法及结构

权利要求书

1.一种形成半导体结构的方法，包括：

在半导体晶圆上的装置层中形成半导体装置和测试装置；

在该半导体晶圆上形成第一线路结构，该第一线路结构包括：

第一阵列的连接区，位于该装置层上方、呈行列设置并与第一批的该测试装置电性连接，各连接区包括具有与相应第一测试装置的第一对端子电性连接的第一节点及第二节点的第一部分以及邻近该第一部分且具有与相应第二测试装置的第二对端子电性连接的第三节点及第四节点的第二部分；以及

第一组的金属垫，位于该装置层上方且包括：位于该第一阵列的第一侧的第一垫，位于该第一阵列的第二侧的第二垫，位于与该第一侧相对的该第一阵列的第三侧的第三垫，以及位于与该第二侧相对的该第一阵列的第四侧的第四垫，该第一阵列中的各列连接区具有与该列中的所有第一节点电性连接的第一垫以及与该列中的所有第三节点电性连接的第三垫，且该第一阵列中的各行连接区具有与该行中的所有第二节点电性连接的第二垫以及与该行中的所有第四节点电性连接的第四垫；以及

使用该第一线路结构测试该第一批中的该测试装置。

2.如权利要求1所述的方法，该第一批中的该测试装置包括两端子测试装置。

3.如权利要求1所述的方法，其中，该第一阵列中的所有该连接区以及该第一组中的所有该金属垫形成于该半导体晶圆的特定金属层级中且该第一线路结构经进一步形成以包括：

第一导线，将该第一垫与该第一节点电性连接；

第二导线，将该第二垫与该第二节点电性连接；

第三导线，将该第三垫与该第三节点电性连接；以及

第四导线，将该第四垫与该第四节点电性连接，

该第一导线及该第三导线位于该特定金属层级中并平行于该列，从而各列横向位于第一导线与第三导线之间，

该第二导线分别包括第二导线上段及第二导线下段，以及

该第四导线分别包括第四导线上段及第四导线下段。

4.如权利要求3所述的方法，

其中，该第二导线上段及该第四导线上段位于该特定金属层级中并平行于该行，从而各行中的各连接区横向位于第二导线上段与第四导线上段之间，

其中，该第二导线下段及该第四导线下段位于该特定金属层级下方的该半导体晶圆的下方层级中，以及

其中，过孔将该第二导线上段与该第二导线下段电性连接并且还将该第四导线上段与该第四导线下段电性连接，以分别形成该第二导线及该第四导线。

5.如权利要求4所述的方法，位于该特定金属层级下方的该半导体晶圆的该下方层级是任意的下方金属层级、多晶硅层级或位于该多晶硅层级下方的某种其它下方层级。

6.如权利要求3所述的方法，还包括，在所述形成该第一线路结构及所述使用该第一线路结构以后，形成位于该特定金属层级上方的第一上方金属层级以及位于该第一上方金属层级上方的第二上方金属层级，且在所述形成该第一上方金属层级及该第二上方金属层级期间，形成虚垫及第二线路结构，

该虚垫形成于该第一上方金属层级中，

该第二线路结构经形成以包括位于该第二上方金属层级中的第二阵列的连接区及第二组的金属垫，

该第二阵列及该第二组在上方对齐并分别具有与该第一阵列及该第一组基本相同的足印，

该第二阵列的该连接区与第二批的测试装置电性连接，以及

该虚垫在该第二组中的该金属垫与该第一组中的该金属垫之间垂直对齐。

7.如权利要求6所述的方法，还包括使用该第二线路结构测试该第二批中的所有测试装置，其中，在所述使用该第二线路结构期间，该虚垫防止探针向下穿透至该第一组中的任意该金属垫，以避免会影响测试结果的短路。