[发明专利]译码方法、装置、设备及介质

说明书

本发明实施例提供了一种译码方法、装置、设备及介质。该方法包括：在第一次迭代过程中，基于对数似然比初始值LLR_INIT，得到第一次迭代过程的V2C值；缓存第一次迭代过程的V2C值，并释放所述LLR_INIT所占的存储空间；在第一次迭代过程之后的各次迭代过程中，基于上一次迭代过程中缓存的V2C值，得到本次迭代过程的对数似然比总值LLR_TOTAL；根据本次迭代过程的LLR_TOTAL，得到本次译码结果。

技术领域

本发明涉及数据处理技术领域，尤其涉及一种译码方法、装置、设备及介质。

背景技术

低密度奇偶校验(Low-Density Parity-Check,LDPC)码具有优异的译码性能，能在多种信道下逼近香农限，已经广泛应用在各类数字通信系统和存储系统中。

LDPC码的各种译码方法中目前使用较为广泛的是Layered Min_Sum译码方法，它将LDPC码的校验矩阵分成若干层(layer)，在每个layer间使用Min_Sum译码方法迭代计算。

然而，Layered Min_Sum译码方法在每次迭代过程中都必须使用LLR_INIT(对数似然比初始值)，因而缓存LLR_INIT的寄存器必须等到译码完成(达到最大迭代次数或译码成功)之后才能够释放，延缓了下一帧数据的输入，从而会影响LDPC码译码器的吞吐率。

发明内容

本发明实施例提供了一种译码方法、装置、设备及介质，以提高LDPC码译码器的吞吐率。

第一方面，本发明实施例提供了一种译码方法，应用于低密度校验LDPC码译码器，所述方法包括：

在第一次迭代过程中，基于对数似然比初始值LLR_INIT，得到第一次迭代过程的V2C值；

缓存第一次迭代过程的V2C值，并释放所述LLR_INIT所占的存储空间；

在第一次迭代过程之后的各次迭代过程中，基于上一次迭代过程中缓存的V2C值，得到本次迭代过程的对数似然比总值LLR_TOTAL；

根据本次迭代过程的LLR_TOTAL，得到本次译码结果。

可选地，所述方法还包括：

在第一次迭代之后的各次迭代过程中，获得上一次迭代过程的LLR_TOTAL；

根据上一次迭代过程针对的上一层与本次迭代过程针对的本层之间的偏移量，对上一次迭代过程的LLR_TOTAL进行移位；

对移位后的LLR_TOTAL与上一次迭代过程的C2V值进行减法操作，得到并缓存本次迭代过程的V2C值。

可选地，所述方法还包括：

将上一次迭代过程中缓存的V2C值的最小值赋值给本次迭代过程的C2V值；

基于上一次迭代过程中缓存的V2C值，得到本次迭代过程的LLR_TOTAL，包括：

对上一次迭代过程中缓存的V2C值与本次迭代过程的C2V值进行加法操作，得到本次迭代过程的LLR_TOTAL。

可选地，基于LLR_INIT，得到第一次迭代过程的V2C值，包括：

将LLR_INIT赋值给第一次迭代过程的V2C值；

所述方法还包括：

将第一次迭代过程的V2C值的最小值赋值给第一次迭代过程的C2V值；

对第一次迭代过程中缓存的V2C值与第一次迭代过程的C2V值进行加法操作，得到第一次迭代过程的LLR_TOTAL。