[发明专利]一种获取ICI影响因子及提升纠错能力的方法

说明书

本发明公开了一种获取ICI影响因子及提升纠错能力的方法，其特征在于根据试验预先获得相邻的干扰存储单元存储不同数据对存储单元Cell影响程度，通过读取存储单元Cell的干扰存储单元实际写入的数据，分别获得各个干扰存储单元的子影响因子，最后进行叠加获得最终的ICI影响因子。本发明针对NAND Flash中相邻存储单元间的串扰ICI的影响，获取ICI影响因子，并将其应用到Cell的LLR中以生成更为全面及细化的LUT表，从而提升LDPC纠错能力，从而提升NAND Flash使用寿命的方法。该方法可以解决修改阈值电压无法判断交叠部分分布的问题，并将ICI影响加以应用，提升纠错能力。

技术领域

本发明涉及存储技术领域，尤其涉及一种获取ICI影响因子及提升纠错能力的方法。

背景技术

Nand Flash是一种非易失性存储半导体，其通过向存储单元Cell浮栅层注入电子的方式存储数据。随着存储单元浮栅层中电子数增加，相应的电压也会逐渐增大。Flash的擦除会损坏浮栅晶体管的氧化沟道，造成电压值的波动和偏移，界面态陷阱恢复和电子的逃逸也会造成电压的降低，通常Cell电压可近似为高斯分布。将Cell电压与判断电压Vth(也称阈值电压)对比，从而可以确定其存储的数据Level。

图1是两种相连存储单元电压分布示意图，其中A是理想的相邻两个存储单元的分布，两个存储单元的电压不存在重叠情况，因此取缺省的判断电压Default Vref即可实现两个存储单元的数据判断，不会存在相互影响。但是Nand Flash存储的数据会受到相邻Cell的干扰，滞留Retention特性的影响以及随机噪声干扰，造成电压分布的偏移和展宽。当部分Cell电压分布超出判断电压Vth范围就会造成误判，导致错误Bit数增加。B是相邻两个存储单元存在交叠情况的分布；但是，当相邻Level分布出现交叠时，单纯的调整判断电压，不能判定交叠处的电压分布。有针对性的偏移判断电压可以减少误判，这是当前普遍的纠错方法。

LDPC(Low-density Parity-check，低密度奇偶校验)算法是一种循环迭代算法，其主要通过对每个bit进行可靠度(Log Likelihood Ratio)判断，最终生成LUT表(Look UpTable.查找表，就是每个bit都会在查找表中有自己的可靠度度量方式，用来表征对应bit是否可靠及可靠程度)，从而对读取错误的数据进行部分bit翻转迭代纠错的方式进行。其生成LUT表的过程中，所需要的中间信息称为软信息。软信息的获取，考虑到的因素越多，其信息生成越细化，LUT表越准确，从而LDPC纠错能力得以提升。

发明内容

针对以上缺陷，本发明目的在于如何获取更为详细的软信息，对LUT表细化最后实现提升LDPC纠错能力的目的。

为了实现上述目的，本发明提供了一种获取ICI影响因子的方法，其特征在于根据试验预先获得相邻的干扰存储单元存储不同数据对存储单元Cell影响程度，通过读取存储单元Cell的干扰存储单元实际写入的数据，分别获得各个干扰存储单元的子影响因子，最后进行叠加获得最终的ICI影响因子。

所述的获取ICI影响因子的方法，其特征在于仅选取对存储单元Cell影响最大的两个相邻的存储单元作为干扰存储单元，仅读取选出的两个干扰存储单元实际写入的数据，并获得两个子影响因子，将这两个子影响因子进行叠加后获得最终的ICI影响因子。

所述的获取ICI影响因子的方法，其特征在于Nand Flash为MLC类型，干扰存储单元存储的数据对存储单元Cell的影响按“10”>“00”>“01”>“11”从大到小进行分布；存储单元Cell[WLi，BLj]的ICI影响因子选择Cell[WLi-1，BLj]和Cell[WLi+1，BLj]两个存储单元作为干扰存储单元。