[发明专利]用于寻址I2

说明书

本公开提供用于寻址I²C总线上的非易失性存储器的方法和对应的存储器设备。一些实施例包括一种用于寻址用于I²C类型总线上的EEPROM类型的非易失性存储器的集成电路的方法。存储器包括J个硬件标识引脚，其中，J是处于1与3之间的整数，J个硬件标识引脚被分配以限定在J位上的分配代码的相应电位。方法包括：当分配代码等于J位上的固定参考代码时选择性地使用的寻址的第一模式，以及当分配代码不同于参考代码时选择性地使用的寻址的第二模式。在第一模式中，非易失性存储器的存储器平面通过包含于从地址的最后低阶位中和接收的头N个字节中的存储器地址来寻址。在第二模式中，存储器平面通过包含于接收的头N+1个字节中的存储器地址来寻址。

相关申请的交叉引用

本申请要求于2017年4月12日提交的法国申请No.1753214的优先权，在此将该申请通过引用并入本文中。

技术领域

实施例和实施模式涉及非易失性存储器，并且具体实施例涉及与I²C总线兼容的存储器。

背景技术

I²C总线是公知的集成电路间串行通信标准。

图1表示在I²C总线上执行的示例性通信的信号。

I²C总线包括两根接线：串行数据线路SDA和串行时钟线路SCL，它们在连接到I²C总线的装置之间发送信息。每个装置由唯一从地址识别(不论其例如是关于微控制器、存储器或键盘接口的)，并且可以取决于装置的功能而作为发送器或接收器进行操作。例如，存储器可以接收和发送数据两者。除了发送器和接收器，外围设备还可以被认为是在数据的发送期间的主设备或从设备。主设备是触发数据在总线上的传输并生成时钟信号以允许该传输的设备。在那时，任何寻址的设备被认为是从设备。

线路SDA是双向线路，并且要经由I²C总线传达的数据通过可以具有高电平或低电平的信号实现。

在数据发送期间，线路SDA的信号必须在时钟信号的高时段期间稳定。数据线路SDA的高状态或低状态可以仅仅当线路SCL上的时钟信号为低时改变。

所有业务以开始条件“START”STT开始并且以结束条件“STOP”STP终止。当SCL为高时线路SDA上的高至低转变限定开始条件STT。当SCL为高时线路SDA上的低至高转变限定结束条件STP。

在线路SDA上，信号的高电平和低电平分别表示逻辑值“1”和“0”。

数据传输遵循由图1表示的格式。在开始条件STT之后，从地址SLADR被分派。该地址被编码在7个位上，其后是第八方向位“零”指示发送(或写入)W，“一”指示针对数据的请求(或读取数据)R。

数据DATA1、DATA2在线路SDA上逐字节(即8位)地被发送。可以在每个传输被发送的字节的数量不受限制。每个字节必须在其后有确认位ACK。按照约定，数据DATA1、DATA2随第一位置中的高阶位MSB被传输。

确认在每个字节之后发生。确认位ACK允许接收器向发送器发出字节已经被成功地接收到并且另一字节可以被分派的信号。

数据传输总是以由主设备生成的结束条件STP终止。

在EEPROM类型的存储器中，数字数据按惯例被存储在布置在存储器平面中的存储器位置中。存储器位置由相应存储器地址标记并且可由相应存储器地址访问。

方向位使得可能指示存储器是否被请求以读取存储在存储器平面中的数据或将新数据写入存储器平面中。

当读取或写入时，要在存储器平面中被访问的第一存储器地址紧跟着从地址SLADR之后被传达到存储器。