[发明专利]一种大规模三维集成电路分区方法和装置

说明书

本发明涉及一种大规模三维集成电路分区方法和装置。该方法首先进行均匀分区，包括：对三维集成电路进行热导率等效处理，并进行有限元仿真计算，得到等效热导率的计算结果；比较直接细节仿真计算和等效热导率的计算结果，偏差超过设定的阈值则对各电路层进行均匀分区，然后再次进行热导率等效处理和有限元仿真计算，得到等效热导率的计算结果；重复以上步骤，进行第二次或更多次均匀分区，各次均匀分区的分区数量递增，直至等效热导率仿真精度达到要求。在均匀分区基础上，进行树状分区和导热通路场修正的均匀分区。本发明的集成电路分区方法大大降低了仿真计算的计算成本，三种分区方法提高了计算精度同时也减少了计算资源的消耗。

技术领域

本发明涉及电子信息技术和微电子领域，具体为一种大规模三维集成电路分区方法和装置。在大规模的三维集成电路热仿真过程等效热导率计算这一重要步骤中，本发明能够减少集成电路各电路层的网格数量，提供高效、准确的计算面积，以保证仿真的精确度以及计算的资源消耗。

背景技术

目前，随着电子信息技术的发展和集成电路设计、制造水平的进步，电路功能日益复杂，规模日益庞大，微处理器和IC实现了稳步的前进，展现出不断提升的性能和可靠性。这一发展轨迹由半导体制造工艺的成熟所驱动，并受晶体管持续的等比例缩小这一发展趋势支持。但是晶体管持续的等比例缩小导致互连(电路有源器件之间的连接)的延迟、噪声和功率方面的设计目标更加苛刻，一些电路层面设计方法如多层面互联架构、变线宽、屏蔽等，和架构层次的互联方案都难以同时在可靠性、设计复杂度等方面令人满意。三维集成电路成为一种在IC各器件或者功能模块间实现通信的解决方案。利用第三个维度来实现立体集成，可以让集成电路上的最长的互连长度大大缩减，可以在不减少带宽的同时极大地改善现代集成电路的互连性能。

在三维集成电路设计中一个需要考虑的基本问题是热效应，电路的功耗有望随着互连长度的显著缩短而下降，但与平面二维集成电路相比，单位面积上的器件数量更多，功率密度会大大增大。随着封装密度的显著提升、功率密度的增大，与封装散热器不相邻的平面的温度也将上升，三维集成电路各平面间剧变的热梯度将会造成性能的下降或者损耗的加速。此外，三维系统内的峰值温度可能会超过目前封装技术所能保证的热极限，因此保证低工作温度是三维集成电路的一个首要设计目标。在三维集成电路的设计阶段，对电路的热仿真是个必要的阶段，以此来得到三维集成电路的温度分布，为后续的电路设计提供可靠的依据。对三维集成电路仿真要求是在可接受的计算时间内对电路的热分布情况进行准确评估。

一个三维系统是由热性质有显著差异的不同材料和结构组成，材料包括半导体、金属、电介质和可能用于平面间键合的聚合物材料，结构包括电路块之间用于连接的TSV，布线层中错综复杂的导线，以及TSV与TSV、导线与TSV连接的微凸点。为了描述系统空间内的热传导过程，并确定稳态条件下系统内的温度T，应求解式中k为热导率，Q为产生的热量。在集成电路中，热量由相当于热源的晶体管及器件和互连的子热效应产生，这些效应会显著提高电路温度。在三维集成电路设计流程的不同阶段，如综合、布图规划、布局、布线等，均会对电路温度和三维电路平面间热梯度产生影响，对于每个设计(候选解)，需要在整个系统空间内求解上述方程，而这所要求的建模时间和计算时间难以令人接受。

为了化解这一问题，人们采用等效热导率的方法来简化大规模三维集成电路的热仿真。三维集成电路等效热导率是将集成电路中的TSV、导线、微凸点等细小的结构所产生的热阻网络进行简化，从而得到相应的热导率。然后将新的热导率赋予相应位置的材料。从而改变了材料的热导率，也大大地减少了集成电路中的微小细节，得到的仅仅是各种不同材料的分层。从而大大减少了后续仿真过程为计算而生成的网格数量，这也减少了仿真时间。