[发明专利]一种具有表面应力调制结构的应变PMOSFET

说明书

一种具有表面应力调制结构的应变PMOSFET，属于半导体技术领域。包括半导体衬底、栅氧化层、栅极、源极、漏极和两个重掺杂区，半导体衬底上从下至上依次设置栅氧化层和栅极，两个重掺杂区设置在半导体衬底内并位于栅极两侧，两个重掺杂区分别为源区和漏区，源极设置在源区上，漏极设置在漏区上，半导体衬底上还设置有至少一个绝缘介质层，绝缘介质层设置在重掺杂区远离栅极的一侧并与重掺杂区相邻；整个器件上表面覆盖有一层张应变盖帽层。本发明通过绝缘介质层到栅极之间的槽形结构，抑制了张应变氮化硅盖帽层造成的PMOSFET性能的下降；应用于使用张应变氮化硅盖帽层的CMOS时，还避免了刻蚀PMOSFET表面张应变盖帽层，降低了工艺的复杂度。

技术领域

本发明涉及半导体技术，特别涉及应变金属氧化物半导体场效应晶体管(MOSFET，metal oxide semiconductor Field-Effect Transistor)，具体为一种具有表面应力调制结构的应变PMOSFET。

背景技术

随着集成电路的发展，器件的尺寸变得越来越小，通过等比例缩小来提高硅基MOSFET(金属氧化物半导体场效应晶体管)性能的方法受到越来越多物理、工艺的限制，在小尺寸的制造工艺下，应变硅(Strained Silicon，SSi)技术通过应力的引入使得器件的载流子迁移率有较大的提高，使得器件的输出电流得以提升，进而提高电路的性能，并且能够与现有Si工艺兼容，因此受到广泛地关注和研究，并被应用于集成电路的制造中。

目前氮化硅盖帽层技术在应变CMOS(互补金属氧化物半导体)中有着广泛应用。在CMOS集成电路制造中，经常会在芯片表面淀积张应变氮化硅盖帽层以提升NMOSFET性能，但该盖帽层往往会造成PMOSFET性能退化，引入张应变氮化硅盖帽层的CMOS剖面图如图1所示。为了避免由于张应变氮化硅盖帽层所造成的PMOSFET性能退化的问题，工业界一般采用选择性刻蚀去掉PMOSFET表面张应变氮化硅盖帽层的方法来解决该问题，刻蚀PMOSFET表面的张应变氮化硅盖帽层的CMOS剖面图如图2所示，但这种方法又同时带来了工艺复杂性增加的问题，进而直接导致了工艺成本的增大及成品率的降低。

发明内容

针对上述张应变盖帽层造成的PMOSFET性能退化的问题，本发明提供了一种具有表面应力调制结构的应变PMOSFET，能够在抑制张应变盖帽层造成的PMOSFET性能退化的同时，避免刻蚀PMOSFET表面张应变盖帽层，从而降低工艺复杂度。

本发明的技术方案为：

一种具有表面应力调制结构的应变PMOSFET，包括半导体衬底1、栅氧化层2、栅极3、源极、漏极和两个重掺杂区，所述半导体衬底1上从下至上依次设置所述栅氧化层2和所述栅极3，所述两个重掺杂区设置在所述半导体衬底1内并位于所述栅极3两侧，所述两个重掺杂区分别为源区5和漏区6，所述源极设置在所述源区5上并与所述源区5接触，所述漏极设置在所述漏区6上并与所述漏区6接触；

所述半导体衬底1上还设置有至少一个绝缘介质层8，所述绝缘介质层8设置在所述重掺杂区远离所述栅极3的一侧并与所述重掺杂区相邻；

包括所述绝缘介质层8、重掺杂区和栅极3的上表面覆盖有一层张应变盖帽层10。

具体的，所述绝缘介质层8为两个，分别位于所述源区5和漏区6远离栅极3的一侧。

具体的，还包括设置在半导体衬底1上的两个轻掺杂漏区7，所述两个轻掺杂漏区7分别与所述源区5和漏区6并列设置在所述栅极3两侧，所述栅氧化层2设置在两个轻掺杂漏区7之间的所述半导体衬底1上。

具体的，所述栅极3靠近所述源极和漏极的两侧各设置有一个侧墙4，所述两个侧墙4的下表面分别与所述两个轻掺杂漏区7的上表面接触。

具体的，所述重掺杂区远离所述栅极3的一侧设置有浅槽隔离区9，所述浅槽隔离区9与所述重掺杂区接触，所述绝缘介质层8设置在所述浅槽隔离区9上。