[发明专利]具有通过使用自组装单分子膜进行后期键合而形成的部件的电子器件

说明书

本发明公开了具有通过使用自组装单分子膜进行后期键合而形成的部件的电子器件。实施例包括器件和方法，包括一种用于处理基底的方法。该方法包括：提供包括第一部分和第二部分的基底，该第一部分包括特征，该特征包括导电区，该第二部分包括介电表面区。该方法还包括执行自组装单分子膜（SAM）辅助构造电镀以形成包括在介电表面区上的金属的结构，该特征是使用不同于用来形成该结构的SAM辅助构造电镀的工艺形成的，并且该结构是在该特征之后形成的。描述并要求保护了其他实施例。

技术领域

实施例涉及器件和用以形成器件的工艺，包括自组装单分子膜（SAM）的使用以形成在其上的结构。

背景技术

在电子器件的组装期间的一个常见问题是在设计周期后期的部件中的变化或者在同一产品中对于不同类型的部件的需要。用于解决该问题的一种方法是在基底上具有多个占用空间（footprint），其中该占用空间中的每一个都被配置成在最终组装期间适合一个特定部件并且该占用空间中的每一个都被电气耦合至管芯场以使得在组装期间可以将期望的部件定位在所选的占用空间区上。这样的方法导致板上的未使用的区域（没有被使用的（一个或多个）占用空间区），并且在未使用的占用空间区中的开线会影响信号质量的场合，可能引起潜在的信号完整性问题。

附图说明

参考附图通过示例的方式描述了实施例，在附图中相同的参考数字可以指代相似的元件。

图1A图示根据某些实施例的包括管芯场和多个占用空间区的基底。

图1B图示根据某些实施例的图1A的基底，其包括到占用空间区的迹线。

图2A图示根据某些实施例的包括管芯场和后期键合区域的基底。

图2B图示根据某些实施例的图2A的基底，其包括后期键合区域中的迹线和衬垫。

图3图示根据某些实施例的操作的流程图。

图4图示根据某些实施例的自组装单分子膜在基底上的形成中的某些操作。

图5图示根据某些实施例的催化剂被耦合至图4的自组装单分子膜。

图6图示根据某些实施例的金属被耦合至图5的自组装单分子膜。

图7A-7F图示根据某些实施例的用于形成包括后期键合区的器件的操作。

图8A-8E图示根据某些实施例的用于形成包括后期键合区的器件的操作。

图9A-9B图示根据某些实施例的用于形成天线器件的操作。

图10A-10D图示根据某些实施例的用于形成天线器件的操作。

图11A-11B图示根据某些实施例的包括形成在其上的多个结构的基底。

图12图示实施例可以在其中找到应用的电子系统布置。

具体实施方式

在该说明书中对“实施例”、“某些实施例”“一个实施例”等等的参考指示所描述的实施例可能包括特定特征、结构或特性，但是每个实施例可能不一定包括该特定特征、结构或特性。此外，这样的短语不一定指代同一实施例。某些实施例涉及包括基底（诸如印刷电路板或微电子封装）的器件的形成，该基底包括在那里形成导电结构的自组装单分子膜（SAM）区。