[发明专利]基于FPGA暂存纸币装置调速方法、系统和金融设备

说明书

一种基于FPGA的暂存纸币装置调速方法，包括：设备启动，读取暂存纸币装置的预设参数和上一次运行结束时的存储参数；以所述预设参数和所述存储参数计算该暂存纸币装置此次启动时驱动所述暂存卷筒的驱动电机的初始转速；若需要收纳纸币或分出纸币，在收纳纸币或分出纸币的过程中以暂存纸币数量的变化实时调节所述驱动电机的转速，以使所述暂存卷筒线速度恒定。利用暂存纸币张数，实现对线速度精确控制，增加了暂存的收纳容量；采用在现有结构上的FPGA实现，将低CPU处理负担，提高了系统的响应速度，从而提升系统性能，且不需要额外的设计及硬件成本。

技术领域

本发明属于金融设备技术领域，尤其涉及一种基于FPGA(Field ProgrammableGate Array，现场可编程门阵列)暂存纸币装置调速方法、系统和金融设备。

背景技术

目前，卷筒式暂存的收钞时，随着收钞张数越来越多，暂存卷筒直径也越来越大，若传动电机保持固定的转速，使卷筒切面的线速度越来越大，不仅影响暂存的存钞容量，也严重影响纸币传输通道的稳定性，极易造成卡钞、撕钞等问题，固暂存收钞、分钞过程中需要动态调整传动电机的转速。

传统的暂存动态调速，有通过软件实现，通过查表实现暂存调速，即事先计算出暂存收入纸币张数与电机转速的对应关系，得到一张电机转速表，并将电机转速表存入相关存储介质中，暂存收分钞时，通过计算暂存收、分钞张数，查表表中对应的电机转速，实现电机动态调速。然而采用软件实现，占用CPU(Central Processing Unit，中央处理器)资源，进而影响系统性能；软件实现受性能限制，需要收取多张钞票后调整一次速度，速度过渡不平滑；采集查表的方式实现，若需要兼容不同的存取过钞速度，则需要存储多张表，均需要人工计算，操作不太方便，且占用存储资源。

传统的暂存动态调速，还有通过加入码盘的方式，通过硬盘测定纸币传输线速度，可以实现对线速度的闭环控制，线速度控制更为精确，但需要附加的结构设计，同时增加了硬件成本。

发明内容

本发明的目的在于提供一种基于FPGA暂存纸币装置调速方法、系统和金融设备，旨在解决传统的暂存动态调速存在的占用存储资源、成本高的问题。

一种基于FPGA的暂存纸币装置调速方法，包括：

设备启动，读取暂存纸币装置的预设参数和上一次运行结束时的存储参数，所述存储参数包括暂存卷筒上的暂存纸币数量n；

以所述预设参数和所述存储参数计算该暂存纸币装置此次启动时驱动所述暂存卷筒的驱动电机的初始转速N0；

若需要收纳纸币或分出纸币，则控制所述驱动电机以所述初始转速转动，并在收纳纸币或分出纸币的过程中以暂存纸币数量n的变化实时调节所述驱动电机的转速，以使所述暂存卷筒线速度恒定。

此外，还提供了一种基于FPGA的暂存纸币装置调速系统，包括：传感器、寄存器、状态控制单元、公式计算单元及驱动单元，其中：

所述状态控制单元用于在设备启动时读取暂存纸币装置的预设参数和上一次运行结束时存储于所述寄存器的存储参数，所述存储参数包括暂存卷筒上的暂存纸币数量n；

所述公式计算单元以所述预设参数和所述存储参数计算该暂存纸币装置此次启动时驱动所述暂存卷筒的驱动电机的初始转速N0；

若所述传感器检测到需要收纳纸币或分出纸币，则所述状态控制单元控制所述驱动单元驱动所述驱动电机以所述初始转速转动，并所述公式计算单元在收纳纸币或分出纸币的过程中以暂存纸币数量n的变化实时调节所述驱动电机的转速，以使所述暂存卷筒线速度恒定。

此外，还提供了一种金融设备，包括FPGA以及存储在所述FPGA中并可运行的计算机程序，所述FPGA执行所述计算机程序时实现上述基于FPGA的暂存纸币装置调速方法的步骤。