[发明专利]静态随机存取存储器及其写入辅助电路和写入操作方法

说明书

本发明描述了写入辅助电路和存储器装置的实施例。写入辅助电路可以包括控制电路和电压发生器。控制电路可以被配置为接收与用于存储器单元的存储器写入操作相关联的存储器地址信息。电压发生器可以被配置为向连接至存储器单元的一根或多根位线提供参考电压。电压发生器可以包括两个电容性元件，其中，在存储器写入操作期间，(i)电容性元件中的一个可以被配置为将参考电压连接至第一负电压，以及(ii)基于存储器地址信息，两个电容性元件可以被配置为将参考电压累积地连接至低于第一负电压的第二负电压。本发明的实施例还提供了用于存储器写入操作的方法。

技术领域

本发明的实施例总体涉及电子电路领域，更具体地，涉及静态随机存取存储器及其写入辅助电路和写入操作方法。

背景技术

静态随机存取存储器(SRAM)是在需要诸如高速数据访问的计算应用中使用的一类半导体存储器。例如，高速缓冲存储器应用使用SRAM来存储经常访问的数据，例如，由中央处理单元访问的数据。

SRAM的单元结构和架构实现了高速数据访问。SRAM单元包括双稳态触发器结构，该双稳态触发器结构包括诸如四到六个晶体管。SRAM架构可以包括一个或多个存储器单元阵列和辅助电路。每个SRAM阵列分别以行和列排列，分别称为“字线”和“位线”。该辅助电路包括地址电路和驱动器电路以通过字线和位线来访问每个SRAM单元，以用于各种SRAM操作。

发明内容

根据本发明的一个方面，提供了一种写入辅助电路，包括：控制电路，配置为接收与用于一个或多个存储器单元的存储器写入操作相关联的存储器地址信息；以及电压发生器，配置为向连接至所述一个或多个存储器单元的一根或多根位线提供参考电压，其中，所述电压发生器包括：第一电容性元件；和第二电容性元件，其中，在所述存储器写入操作期间，其中，所述第一电容性元件被配置为将所述参考电压连接至第一负电压；并且其中，基于所述存储器地址信息，所述第一电容性元件和所述第二电容性元件被配置为将所述参考电压累积地连接至低于所述第一负电压的第二负电压。

根据本发明的另一个方面，提供了一种存储器装置，包括：存储器单元阵列；写入驱动器电路，被配置为提供用于对所述存储器单元阵列中的一个或多个存储器单元执行的存储器写入操作的参考电压；以及写入辅助电路，被配置为向所述写入驱动器电路提供所述参考电压，其中，所述写入辅助电路包括：控制电路，被配置为接收与对所述存储器单元阵列中的所述一个或多个存储器单元执行的所述存储器写入操作相关联的存储器地址信息；和电压发生器，包括：第一电容性元件；和第二电容性元件，其中，在所述存储器写入操作期间：其中，所述第一电容性元件被配置为将所述参考电压连接至第一负电压；并且其中，基于所述存储器地址信息，所述第一电容性元件和所述第二电容性元件被配置为将所述参考电压累积地连接至低于所述第一负电压的第二负电压。

根据本发明的又一个方面，提供了一种用于存储器写入操作的方法，所述方法包括：接收与用于一个或多个存储器单元的所述存储器写入操作相关联的存储器地址信息；向连接至所述一个或多个存储器单元的一根或多根位线提供参考电压；通过第一电容性元件将所述参考电压连接至第一负电压；以及基于所述存储器地址信息，通过所述第一电容性元件和第二电容性元件将所述参考电压累积地连接至低于所述第一负电压的第二负电压。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是根据本发明的一些实施例的具有写入辅助电路的静态随机存取存储器的示意图。

图2是示例性静态随机存取存储器拓扑的示意图。

图3是根据本发明的一些实施例的静态随机存取存储器的写入辅助电路、列多路复用器和写入驱动器电路的示意图。