[发明专利]GFSK接收机中的符号同步电路的构建方法

说明书

本发明提供了GFSK接收机中的符号同步电路的构建方法，包括以下步骤：步骤(1)：对相位信号去除直流分量后，再进行内插计算；步骤(2)：基于上述的内插计算进行定时误差信息检测；步骤(3)：将检测到的定时误差信息反馈给内插滤波器进行插值；步骤(4)：内插滤波器对采样的时钟不断调整，从而完成对GFSK接收机中发送和接收两端符号时钟的同步，本发明首先通过对基带信号做差分鉴相处理，然后经过帧同步、去直流分量的频偏补偿后再把它作为符号同步环路的输入。定时误差通过环路滤波器后反馈给内插滤波器，对新采样值不断调整，最终让内插器的采样时钟收敛到符号时钟上，从而使发送端和接收端的符号同步。

技术领域

本发明涉及GFSK接收机中的快速符号同步领域，具体涉及GFSK接收机中的符号同步电路的构建方法。

背景技术

无线数字接收机在通信过程中接收到的信号往往存在符号定时偏差。因此需要通过符号同步电路来恢复出最佳的采样点。全数字接收机会采用固定的采样频率，采样时钟和符号时钟相互独立，通过定时同步电路得到的定时误差来控制内插滤波器，使之输出符号的最佳采样点。

一般来说，符号同步电路由内插滤波器(Interpolator)、定时误差检测器CTimingError Detector)，环路滤波器(LPF)以及数控振荡器(NC0)等四部分构成。

采样信号经过内插后，由定时误差检测器提取时钟误差，再经环路滤波器滤去高频成分后送数控振荡器产生一个小数值的延迟来控制内插，使得内插的数据都能得到最佳的小数位的时域偏移。该定时环路得到的定时误差在开始时会大幅震荡，随着同步的进行，误差值最终稳定在一个固定值附近。当环路锁定时，环路滤波器的积分支路的输出值会收敛于收发两端符号时钟的误差值。

目前常见的定时误差检测算法有迟早门算法，Muller-Mueller算法以及Gardner算法等。其中迟早门算法工作于3倍符号速率，所以硬件开销大；MM算法工作于1倍符号速率，但是要求先完成载波相位同步；而Gardner算法工作于2倍符号速率，而且它在存在载波频偏的情况也能正常，所以该算法是上述三种算法里面最常用的。

Gardner在他的文章《ABPSK_QPSKTiming-ErrorDetector for SampledReceivers》里提出了定时误差检测算法。对于两倍符号率的采样信号的连续3个釆样点，误差的大小由中间的采样点决定，而误差的方向由前后两个采样点的差值决定。概括为以下公式：Timing_error＝x(n-1/2)[x(n)-x(n-l)]，其中x(n)，x(n-1/2)和x(n-1)分别是连续的3个采样点，表示第r个符号的定时误差。

在现有的GFSK接收机方案中，接收到基带的GFSK信号后首先会经过差分鉴相处理，然后利用同步字节完成帧同步，最后在完成帧同步的同时得到理论上的最佳采样点，作为符号数据的同步时钟。但是由于发送端和接收端的时钟的精度都不可避免地受到温度漂移的影响，所以在实际应用中，帧同步得到的最佳采样点并不能一直对准符号周期的中间位置，随着采样时钟误差的累积会导致接收机解调性能的降低。

发明内容

为了解决上述不足的缺陷，本发明提供了GFSK接收机中的符号同步电路的构建方法，本发明首先通过对基带信号做差分鉴相处理，然后经过帧同步、去直流分量的频偏补偿后再把它作为符号同步环路的输入。相位信号经过内插滤波器处理后，再把它作为定时误差检测的输入。对求得到每连续三个内插得到的数值，由前后两个值的差值作为误差调整的方向，中间的值作为误差调整的大小。定时误差通过环路滤波器后反馈给内插滤波器，对新采样值不断调整，最终让内插器的采样时钟收敛到符号时钟上，从而使发送端和接收端的符号同步。

本发明提供了GFSK接收机中的符号同步电路的构建方法，包括以下步骤：

步骤(1)：对相位信号去除直流分量后，再进行内插计算；

步骤(2)：基于上述的内插计算进行定时误差信息检测；